一种SCR结构的低残压保护器件制造技术

本实用新型专利技术公开了一种SCR结构的低残压保护器件，包括第一晶闸管和第二晶闸管；所述第一晶闸管的阳极P+区与第二晶闸管的阴极N+区短路合并集成，所述第一晶闸管的阴极N+区与第二晶闸管的阳极P+区短路合并集成。本实用新型专利技术提供的新型SCR结构的低残压浪涌保护器件，此器件不仅具有ESD和浪涌保护能力，而且还可实现低电容、低残压的特性，并且通过结构改进后同样浪涌能力水平下器件成本更有竞争力。通过将THY1的阳极P+区与THY2的阴极短路合并集成，大幅降低了器件的面积，而且两个方向共用电流泄放通道，面积得到有效利用。采用高浓度衬底材料，有效降低器件的通态阻抗，从而实现器件的低残压效果。

A Low Residual Voltage Protection Device with SCR Structure

【技术实现步骤摘要】
一种SCR结构的低残压保护器件
本技术涉及半导体器件
，特别是一种SCR结构的低残压ESD浪涌防护器件。
技术介绍
基于PNPN结构的保护器件，最为成熟的当属固体放电管(Thyristor)产品，在过去的近10年里，该产品一直都是大浪有保护器件的首选产品。然而受到GPON/EPON的普及以及宽带提速的影响，也受限于产品自身的一些缺陷，该产品在通讯领域的应用被大幅削减。同样基于该结构的一些低压Thyristor产品，通过改进后被应用于安防、提速后的通讯接口，用于ESD及浪涌保护。但是，随着主控IC产品的特征尺寸缩小，芯片耐压降低以及竞争加剧，这类产品缺点也日趋明显，比如成本过高、残压太大以及片间一致性不好等。与传统Thyristor结构相比，新的SCR结构低残压ESD浪涌保护器件是一种新的工艺结构，通过将P+基区与阴极短路孔集成，采用高衬底浓度，利用P+环的调整作用，实现了低残压、低成本、高浪涌能力的保护器件。原有Thyristor产品，由于同样芯片面积浪涌能力不高，导致器件成本变高，而且低电容工艺要采用高阻衬底材料，使得产品残压偏大，在应用方面有诸多不足。
技术实现思路
本技术的目的是提出一种SCR结构的低残压保护器件；本器件通过结构的改进，使得器件能在性能上能够有更加优越的性能。本技术的目的是通过以下技术方案来实现的：本技术提供的SCR结构的低残压保护器件，包括第一晶闸管和第二晶闸管；所述第一晶闸管的阳极与第二晶闸管的阴极短路连接；所述第一晶闸管的阴极与第二晶闸管的阳极短路连接。进一步，所述第一晶闸管的阳极P+区与第二晶闸管的阴极N+区短路合并集成，所述第一晶闸管的阴极N+区与第二晶闸管的阳极P+区短路合并集成。进一步，所述第一晶闸管和第二晶闸管分别包括N+衬底、第一P型基区、第二P型基区、隔离区N+IOS、P+环、N+阴极短路孔；所述第一P型基区和第二P型基区分别平行设置于N+衬底的两侧；所述隔离区N+IOS分别设置于第一P型基区及第二P型基区外侧的两端；所述P+环分别设置于第一P型基区及第二P型基区与隔离区N+IOS之间；所述N+阴极短路孔均匀间隔平行设置于第一P型基区及第二P型基区的外侧。由于采用了上述技术方案，本技术具有如下的优点：本技术提供的新型SCR结构的低残压浪涌保护器件，此器件不仅具有ESD和浪涌保护能力，而且还可实现低电容、低残压的特性，并且通过结构改进后同样浪涌能力水平下器件成本更有竞争力。通过将THY1的阳极P+区与THY2的阴极短路合并集成，大幅降低了器件的面积，而且两个方向共用电流泄放通道，面积得到有效利用。采用高浓度衬底材料，有效降低器件的通态阻抗，从而实现器件的低残压效果；增加P+环用于调整器件的保护电压，器件可通过设置不同的P+浓度实现不同的保护电压；器件侧面通过隔离扩散将芯片内部与外部隔离，可以有效避免压焊过程由于焊锡上溢造成的短路。本技术的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本技术的实践中得到教导。本技术的目标和其他优点可以通过下面的说明书来实现和获得。附图说明本技术的附图说明如下。图1为本技术的器件简单结构图。图2为本技术的传统器件结构。图3为本技术的器件结构。图4为本技术的传统器件浪涌电流泄放通道。图5为本技术的本器件的浪涌电流泄放通道。图6为本技术的传统器件结构俯视图。图7为本技术的本器件的器件结构俯视图。图8为本技术的N+衬底上双面生长外延。图9为本技术的IOS结构图。图10为本技术的P+环结构图。图11为本技术的N+阴极短路孔结构图。具体实施方式下面结合附图和实施例对本技术作进一步说明。如图所示，本实施例提供的新型SCR结构的低残压浪涌保护器件，包括第一晶闸管和第二晶闸管；所述第一晶闸管的阳极与第二晶闸管的阴极短路连接；所述第一晶闸管的阴极与第二晶闸管的阳极短路连接；所述第一晶闸管为依次串联的两个PN节，第一个PN节的N极与第二个PN节的P极连接；所述第二晶闸管为依次串联的两个PN节，第三个PN节的P极与第四个PN节的N极连接；第一个PN节的P极与第三个PN节的N极连接；第二个PN节的N极与第四个PN节的P极连接。所述第一晶闸管THY1的阳极P+区与第二晶闸管THY2的阴极N+区短路合并集成，所述第一晶闸管THY1的阴极N+区与第二晶闸管THY2的阳极P+区短路合并集成，所述第一晶闸管包括N+衬底、第一P型基区、第二P型基区、隔离区N+IOS、P+环、N+阴极短路孔；所述第一P型基区、第二P型基区分别设置于N+衬底的两侧；所述隔离区N+IOS分别设置于第一P型基区、第二P型基区两端；所述P+环分别设置于第一P型基区、第二P型基区和隔离区N+IOS之间；所述N+阴极短路孔均匀间隔设置于第一P型基区、第二P型基区外侧，本实施例提供的N+阴极短路孔位包括6个均匀间隔设置的N+阴极短路孔。如图2-3所示，图2为本技术的传统器件结构；图3为本技术的器件结构；N+衬底材料(N+sub)上对称设置PEpi以及N+区；所述N+区对称间隔设置。本实施例提供的器件不仅具有ESD和浪涌保护能力，而且还可实现低电容、低残压的特性，并且通过结构改进后同样浪涌能力水平下器件成本更有竞争力。如图4-5所示，本器件是由两个SCR结构的Thyristor方向并联组成，本器件通过将THY1的阳极P+区与THY2的阴极短路合并集成，相对与传统Thyristor器件电流泄放在一个通道体内完成；大幅降低了器件的面积，而且两个方向共用电流泄放通道，面积得到有效利用。如图7所示，最外侧的是N+衬底材料，然后依次为P+区、PEpi、N+区；本实施例增加了P+环结构和隔离区N+IOS，使得该器件具有更好的电特性。本实施例提供的晶闸管的阳极P+区是是由高参杂的N+衬底材料(N+sub)上，通过双面外延(PEpi)，形成Thyristor的P型基区。本实施例提供的隔离区是在器件外围通过扩散形成隔离区(N+IOS)，之后再通过注入退火分别形成P+环和N+阴极及短路孔，具体如下：如图8所示，高浓度的N型衬底材料上做上面P型外延；如图9所示，光刻IOS窗口，通过注入退火形成N+隔离区N+IOS；如图10所示，光刻P+窗口，通过注入退火形成P+环；如图11所示，光刻N+阴极短路孔，通过注入退火形成N+层；本实施例采用高浓度衬底材料，有效降低器件的通态阻抗，从而实现器件的低残压效果；增加P+环用于调整器件的保护电压，器件可通过设置不同的P+浓度实现不同的保护电压；器件侧面通过隔离扩散将芯片内部与外部隔离，可以有效避免压焊过程由于焊锡上溢造成的短路。本实施例提供的保护器件还包括外部的封装结构，所述封装结构包括管盖和管座，所述管盖盖于所述管座上；在管盖的内表面设置第一电极；在管座的上表面焊接有第二电极；用于对应连接第一电极与第一电极；还包括衬底定位框架，所述衬底定位框架设置于管座内部用于对所述衬底进行定位；以适于所述第一电极和第二电极一一对应；本实施例提供的管座和管盖之间还设置有相配合的凸面和凹孔，所本文档来自技高网...

【技术保护点】
1.一种SCR结构的低残压保护器件，其特征在于：包括第一晶闸管和第二晶闸管；所述第一晶闸管的阳极与第二晶闸管的阴极短路连接；所述第一晶闸管的阴极与第二晶闸管的阳极短路连接；所述第一晶闸管的阳极P+区与第二晶闸管的阴极N+区短路合并集成，所述第一晶闸管的阴极N+区与第二晶闸管的阳极P+区短路合并集成；所述第一晶闸管和第二晶闸管分别包括N+衬底、第一P型基区、第二P型基区、隔离区N+IOS、P+环、N+阴极短路孔；所述第一P型基区和第二P型基区分别平行设置于N+衬底的两侧；所述隔离区N+IOS分别设置于第一P型基区及第二P型基区外侧的两端；所述P+环分别设置于第一P型基区及第二P型基区与隔离区N+IOS之间；所述N+阴极短路孔均匀间隔平行设置于第一P型基区及第二P型基区的外侧。

【技术特征摘要】
1.一种SCR结构的低残压保护器件，其特征在于：包括第一晶闸管和第二晶闸管；所述第一晶闸管的阳极与第二晶闸管的阴极短路连接；所述第一晶闸管的阴极与第二晶闸管的阳极短路连接；所述第一晶闸管的阳极P+区与第二晶闸管的阴极N+区短路合并集成，所述第一晶闸管的阴极N+区与第二晶闸管的阳极P+区短路合并集成；所述第一晶闸管和第二晶闸管分别包括N+衬...

【专利技术属性】
技术研发人员：张猛，梁令荣，黄俊，
申请(专利权)人：伯恩半导体深圳有限公司，
类型：新型
国别省市：广东,44