一种功率放大电路制造技术

本发明专利技术实施例公开了一种功率放大电路，所述电路包括：基础放大单元和增强放大单元，其中：所述基础放大单元的第一端与电源连接，所述基础放大单元的第二端与所述增强放大单元的第二端连接，所述基础放大单元的第三端与所述增强放大单元的第三端连接，所述基础放大单元的第四端与所述增强放大单元的第四端连接，所述基础放大单元的第五端接地；所述增强放大单元的第一端与电源连接，所述增强放大单元的第五端接地；所述增强放大单元，用于增强所述功率放大电路的电源电压抑制比。

A Power Amplifier Circuit

【技术实现步骤摘要】
一种功率放大电路
本专利技术涉及半导体
，尤其涉及一种功率放大电路。
技术介绍
功率放大电路随着其功能应用的广泛性，功率放大电路已普遍应用在各种电路结构中；但是，随着用户对功率放大电路的功率放大性能的需求，对于功率放大电路的电源电压的抑制比(PowerSupplyRejectionRatio，PSRR)的要求越来越高。为了解决上述问题，目前相关技术中一般是采用在功率放大电路中增加电容或者运算放大器等器件。但是，相关技术中的这种用于增强功率放大电路的电源电压抑制比的方案需要占用的空间较大或者电路结构比较复杂，进而导致实现难度较大。
技术实现思路
有鉴于此，本专利技术实施例期望提供一种功率放大电路，解决了相对技术中的功率放大电路的实现难度较大的问题，降低了功率放大电路所需占用的体积，并且降低了电路的复杂度。为达到上述目的，本专利技术的技术方案是这样实现的：一种功率放大电路，所述电路包括：基础放大单元和增强放大单元，其中：所述基础放大单元的第一端与电源连接，所述基础放大单元的第二端与所述增强放大单元的第二端连接，所述基础放大单元的第三端与所述增强放大单元的第三端连接，所述基础放大单元的第四端与所述增强放大单元的第四端连接，所述基础放大单元的第五端接地；所述增强放大单元的第一端与电源连接，所述增强放大单元的第五端接地；所述增强放大单元，用于增强所述功率放大电路的电源电压抑制比。上述方案中，所述增强放大单元包括：第一电流抵消子单元、第二电流抵消子单元和输出单元，其中：所述第一电流抵消子单元的第一端与电源连接，所述第一电流抵消子单元的第二端与所述基础放大单元的第二端连接，所述第一电流抵消子单元的第三端与所述基础放大单元的第三端连接，所述第一电流抵消子单元的第四端接地；所述第二电流抵消子单元的第一端与电源连接，所述第二电流抵消子单元的第二端与所述基础放大单元的第二端连接，所述第二电流抵消子单元的第三端与所述输出单元的第二端连接，所述第二电流抵消子单元的第五端接地；所述输出单元的第一端与所述基础放大单元的第四端连接，所述输出单元的第三端接地。上述方案中，所述第一电流抵消子单元包括：第一MOS管和第二MOS管，其中：所述第一MOS管的第一极与电源连接，所述第一MOS管的第二极与第二MOS管的第二极连接，所述第一MOS管的第三极与所述第二电流抵消子单元的第二端连接；其中，所述第一MOS管的第二极与所述第一MOS管的第三极连接在一起；所述第二MOS管的第一极接地，所述第二MOS管的第三极与所述基础放大单元的第三端连接。上述方案中，所述第二电流抵消子单元包括：第三MOS管和第四MOS管，其中：所述第三MOS管的第一极与电源连接，所述第三MOS管的第二极与第四MOS管的第二极连接，所述第三MOS管的第三极与所述第一MOS管的第三极连接；所述第四MOS管的第一极接地，所述第四MOS管的第三极与所述输出单元的第二端连接；其中，所述第四MOS管的第二极与所述第四MOS管的第三极连接在一起。上述方案中，所述输出单元包括第五MOS管，其中：所述第五MOS管的第一极接地，所述第五MOS管的第二极与所述基础放大单元的第四端连接，所述第五MOS管的第三极与所述第四MOS管的第三极连接。上述方案中，所述第一MOS管与所述第三MOS管的类型相同；所述第二MOS管的类型与所述第四MOS管的类型相同。上述方案中，所述基础放大单元包括：第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管和第十三MOS管，其中：所述第六MOS管的第一极与电源连接，所述第六MOS管的第二极与所述第九MOS管的第二极连接，所述第六MOS管的第三极与所述第七MOS管的第三极连接；其中，所述第六MOS管的第二极与所述第六MOS管的第三极连接在一起；所述第七MOS管的第一极与电源连接，所述第七MOS管的第二极与第十MOS管的第二极连接；所述第八MOS管的第一极与电源连接，第八MOS管的第二极与第十三MOS管的第二极连接，所述第八MOS管的第三极与第十MOS管的第二极连接；所述第九MOS管的第一极与所述第十二MOS管的第二极连接，所述第九MOS管的第三极与所述电路的第一输入端连接；所述第十MOS管的第一极与第九MOS管的第一极连接，第十MOS管的第三极与所述电路的第二输入端连接；所述第十一MOS管的第一极接地，所述第十一MOS管的第二极与所述电路的电流源连接，所述第十一MOS管的第三极与所述第二MOS管的第三极连接；其中，所述第十一MOS管的第二极与所述第十一MOS管的第三极连接在一起；所述第十二MOS管的第一极接地，所述第十二MOS管的第三极与所述第十一MOS管的第三极连接；所述第十三MOS管的第一极接地，所述第十三MOS管的第二极与所述第五MOS管的第二极连接，所述第十三MOS管的第三极与所述第十二MOS管的第三极连接。上述方案中，所述第二MOS管的尺寸和所述第三MOS管的尺寸的和，与所述第七MOS管的尺寸之间具有特定比例关系。上述方案中，所述第二MOS管的尺寸和所述第三MOS管的尺寸的和，与所述第七MOS管的尺寸比为1:1。本专利技术的实施例所提供的功率放大电路，该电路包括基础放大单元和增强放大单元，基础放大单元的第一端与电源连接，基础放大单元的第二端与增强放大单元的第二端连接，基础放大单元的第三端与增强放大单元的第三端连接，基础放大单元的第四端与增强放大单元的第四端连接，基础放大单元的第五端接地，增强放大单元的第一端与电源连接，增强放大单元的第五端接地，且增强放大单元用于增强功率放大电路的电源电压抑制比，如此，通过增强放大单元可以增强功率放大单元的电源电压抑制比，进而解决了相对技术中的功率放大电路的实现难度较大的问题，降低了功率放大电路所需占用的体积，并且降低了电路的复杂度。附图说明图1为本专利技术实施例提供的一种功率放大电路的结构示意图；图2为相对技术中提供的一种功率放大电路的结构示意图；图3为本专利技术实施例提供的一种二级功率放大器的等效电路示意图。具体实施方式以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所提供的实施例仅仅用以解释本专利技术，并不用于限定本专利技术。另外，以下所提供的实施例是用于实施本专利技术的部分实施例，而非提供实施本专利技术的全部实施例，在不冲突的情况下，本专利技术实施例记载的技术方案可以任意组合的方式实施。本专利技术的实施例提供一种功率放大电路，参照图1所示，该功率放大电路包括：基础放大单元1和增强放大单元2，其中：基础放大单元1的第一端与电源VDD连接，基础放大单元1的第二端与增强放大单元2的第二端连接，基础放大单元1的第三端与增强放大单元2的第三端连接，基础放大单元1的第四端与增强放大单元2的第四端连接，基础放大单元1的第五端接地GND。增强放大单元2的第一端与电源VDD连接，增强放大单元2的第五端接地。增强放大单元2，用于增强功率放大电路的电源电压抑制比。其中，在功率放大电路中增加增强放大单元后，通过该增强放大单元可以将技术放大单元中产生的流向基础放大单元的输出端Vout的电流抵消掉，进而避免了输出端的电流变化对功率放大电路的PSRR的影响。本专利技术的实施例所提供的功率放大电路，通过增强放大单元可以增强功率放本文档来自技高网...

【技术保护点】
1.一种功率放大电路，其特征在于，所述电路包括：基础放大单元和增强放大单元，其中：所述基础放大单元的第一端与电源连接，所述基础放大单元的第二端与所述增强放大单元的第二端连接，所述基础放大单元的第三端与所述增强放大单元的第三端连接，所述基础放大单元的第四端与所述增强放大单元的第四端连接，所述基础放大单元的第五端接地；所述增强放大单元的第一端与电源连接，所述增强放大单元的第五端接地；所述增强放大单元，用于增强所述功率放大电路的电源电压抑制比。

【技术特征摘要】
1.一种功率放大电路，其特征在于，所述电路包括：基础放大单元和增强放大单元，其中：所述基础放大单元的第一端与电源连接，所述基础放大单元的第二端与所述增强放大单元的第二端连接，所述基础放大单元的第三端与所述增强放大单元的第三端连接，所述基础放大单元的第四端与所述增强放大单元的第四端连接，所述基础放大单元的第五端接地；所述增强放大单元的第一端与电源连接，所述增强放大单元的第五端接地；所述增强放大单元，用于增强所述功率放大电路的电源电压抑制比。2.根据权利要求1所述的电路，其特征在于，所述增强放大单元包括：第一电流抵消子单元、第二电流抵消子单元和输出单元，其中：所述第一电流抵消子单元的第一端与电源连接，所述第一电流抵消子单元的第二端与所述基础放大单元的第二端连接，所述第一电流抵消子单元的第三端与所述基础放大单元的第三端连接，所述第一电流抵消子单元的第四端接地；所述第二电流抵消子单元的第一端与电源连接，所述第二电流抵消子单元的第二端与所述基础放大单元的第二端连接，所述第二电流抵消子单元的第三端与所述输出单元的第二端连接，所述第二电流抵消子单元的第五端接地；所述输出单元的第一端与所述基础放大单元的第四端连接，所述输出单元的第三端接地。3.根据权利要求2所述的电路，其特征在于，所述第一电流抵消子单元包括：第一MOS管和第二MOS管，其中：所述第一MOS管的第一极与电源连接，所述第一MOS管的第二极与第二MOS管的第二极连接，所述第一MOS管的第三极与所述第二电流抵消子单元的第二端连接；其中，所述第一MOS管的第二极与所述第一MOS管的第三极连接在一起；所述第二MOS管的第一极接地，所述第二MOS管的第三极与所述基础放大单元的第三端连接。4.根据权利要求3所述的电路，其特征在于，所述第二电流抵消子单元包括：第三MOS管和第四MOS管，其中：所述第三MOS管的第一极与电源连接，所述第三MOS管的第二极与第四MOS管的第二极连接，所述第三MOS管的第三极与所述第一MOS管的第三极连接；所述第四MOS管的第一极接地，所述第四MOS管的第三极与所述输出单元的第二端连接；其中，所述第四MOS管的第二极与所述第四MOS管的第三极连接在一起。5.根据权利要求4所述的电路，其特征在...

【专利技术属性】
技术研发人员：董祖奇，王乾乾，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42