一种可配置的通用小规模集成ASIC芯片制造技术

本发明专利技术公开了一种可配置的通用小规模集成ASIC芯片，所述ASIC芯片上集成若干个不同功能的通用54系列军用小规模集成电路，通过四个功能配置管脚的外部上下拉实现对芯片功能的选择，从而实现一个ASIC芯片可通用于多种小规模集成电路应用场合。本发明专利技术的ASIC芯片能够替代现有的常用的进口或国产的54系列军用小规模集成电路，具有通用性高、可配置、可靠性高、成本低的特点。

A Configurable Universal Small Scale Integrated ASIC Chip

【技术实现步骤摘要】
一种可配置的通用小规模集成ASIC芯片
本专利技术涉及航空、航天电子综合化
，特别涉及一种可配置的通用小规模集成ASIC芯片。
技术介绍
由于可编程器件的大量使用，小规模集成电路的用量在萎缩。但是，小规模集成电路的应用仍有一定的需求。主要原因是大规模器件的电源电压较低，而接口的电源电压一般较高，需要一些器件过渡。另外，ASIC的大量使用，也需要小规模集成电路作为补充。54系列为74系列对应的军用小规模集成电路。74系列小规模集成电路有两个技术路径。其一是TTL系列的74XX，在此基础上发展了74S、74M、74L、74LS、74F等不同的系列。另一是CMOS系列的74CCXX，在此基础上发展了74HC、74AHC、74AHCT、74AC、74ACT等不同的系列。目前，由于74CC可承受十多伏特的高压，在一些特殊场合还在用。TTL的由于功耗较大，目前应用较少。但CMOS系列的74HC、74AHC、74AC、74ACT、74AHCT都在使用。CMOS系列和TTL的结合，产生了目前使用最广泛的74LVC系列。主要特点是工作电压3.3V，但输入范围可接收5V。目前，可引进的宇航用54系列芯片有两家，一个是TI，单价在1000元左右，另一个是ST，单价在3500元左右。我国有微电子所、772所、771所、宇翔电子等几家单位。其中微电子所提供54HC系列，由于不能支持低电压，一直市场没有推开。772所的54AC系列目前是唯一可用的，但电气参数存在一些问题，过冲太大，输入易受干扰。771所有少量的54LS芯片，宇翔电子有少量的54HC芯片，均规格不全，市场份额极小。航天用的进口器件均需要进行二次质保，质保的费用远远高于有54系列芯片元器件本身的价格；且质保的费用根据元器件的种类进行收费。多种小规模集成电路芯片不利于航天成本控制，并且有采购风险。航天应用的电路设计中有54系列芯片的功能需求，同时又有降低成本和采购风险、通用性设计的需求。因此将多种54系列芯片功能集成到一片ASIC芯片具有可观的应用前景。
技术实现思路
本专利技术的目的在于克服现有航天电路设计技术中54系列芯片种类多造成的成本问题，从而提供一种通用性高、灵活性高、兼容性高、无需软件设计的旨在替代通用54系列芯片的ASIC芯片。为了实现上述目的，本专利技术提供了一种可配置的通用小规模集成ASIC芯片，所述ASIC芯片上集成若干个不同功能的通用54系列军用小规模集成电路，通过四个功能配置管脚的外部上下拉实现对芯片功能的选择。作为上述装置的一种改进，所述ASIC芯片包括：总线驱动器54AC164245、D触发器54ACS374、38译码器54ACS138、与非门54ACS00、或门54ACS32、与门54ACS08、反相器54ACS14、异或门54ACS86、计数器、移位寄存器和锁存器54ACS373。作为上述装置的一种改进，所述ASIC芯片的芯片管脚采用54AC164245，封装为CFP48；所述ASIC芯片设置四个功能配置管脚CFG[3:0]，分别为10、15、34、39，通过这个四个功能配置管脚的上下拉状态，选择芯片内部相应的逻辑功能输出到芯片管脚。作为上述装置的一种改进，所述四个功能配置管脚CFG[3:0]可将芯片配置成如下功能：0000：54AC164245双向驱动器；0001：54ACS374，两个8路D触发器；0010：54ACS138，两个38译码器+4路与非门；0011：54ACS373，两个8路锁存器；0100：54ACS138+54ACS373，一个38译码+一个8路锁存器；0101：一个38译码+一个4路双输入与非门和或门；0110：一个38译码+一个4路双输入与门和或非门；0111：54ACS00+54ACS32，两个4路双输入与非门和或门；1000：54ACS08+54ACS02，两个4路双输入与门和或非门；1001：一个双输入4或非门和或门+一个双输入4与非门和与门+异或门；1010：六路反相器+4路双输入与非门；1011：54ACS174+54ACS74，带清零的D触发器和双路带清零和置位的D触发器1100：245+38译码器1101：245+8路锁存器1110：16位计数器；1111：16移位寄存器。作为上述装置的一种改进，所述ASIC芯片还包括工作于3.3V和5V的双电源供电系统。作为上述装置的一种改进，所述ASIC芯片还包括工作于3.3V的单电源供电系统。作为上述装置的一种改进，所述ASIC芯片的输入管脚均为5V/3.3V兼容tolerance。作为上述装置的一种改进，所述ASIC芯片的门传输延迟不大于5ns。与传统的54系列芯片的电路设计相比，本专利技术具有如下优点：1、本专利技术的芯片兼容性高、通用性高、灵活性高，无需软件设计；2、降低了所需购买芯片的种类，从而降低了质保成本和采购风险；附图说明图1是本专利技术的面向宇航应用的ASIC芯片的管脚说明。具体实施方式现结合附图对本专利技术作进一步的描述。图1给出了面向宇航应用的替代通用54系列芯片的ASIC芯片的管脚说明，芯片的管脚定义和封装均沿用总线驱动器54AC164245，封装为CFP48，默认功能为总线驱动器功能，可以直接对进口器件54AC164245和54AC162245进行无修改替换。与常规总线驱动器不同的是，本专利技术的ASIC芯片设计4个功能配置管脚CFG[3:0]，分别为10、15、34、39，通过这个四个功能管脚的上下拉状态，选择芯片内部相应的逻辑功能输出到芯片管脚。本专利技术的ASIC芯片的内部逻辑集成了总线驱动器54AC164245、D触发器54ACS374、38译码器54ACS138、与非门54ACS00、或门54ACS32、与门54ACS08、反相器54ACS14、异或门54ACS86、计数器、移位寄存器、锁存器54ACS373等常用的通用54系列军用小规模集成电路的功能，通过4个功能选择管脚的外部上下拉配置对芯片功能进行选择，实现一个ASIC芯片可通用于多种小规模集成电路应用场合。本专利技术的ASIC芯片工作模式由四个配置管脚CFG[3:0]的上下拉的状态进行配置，初步设计如下：0000：54AC164245双向驱动器；0001：54ACS374，两个8路D触发器；0010：54ACS138，两个38译码器+4路与非门；0011：54ACS373，两个8路锁存器；0100：54ACS138+54ACS373，一个38译码+一个8路锁存器；0101：一个38译码+一个4路双输入与非门和或门；0110：一个38译码+一个4路双输入与门和或非门；0111：54ACS00+54ACS32，两个4路双输入与非门和或门；1000：54ACS08+54ACS02，两个4路双输入与门和或非门；1001：一个双输入4或非门和或门+一个双输入4与非门和与门+异或门；1010：六路反相器+4路双输入与非门；1011：54ACS174+54ACS74，带清零的D触发器和双路带清零和置位的D触发器；1100：245+38译码器；1101：245+8路锁存器；1110：16位计数器；1111：16移位寄存器；表1给出了CFG[3:0]为0000～0100这5种状态下，ASIC芯片各管脚的功能定本文档来自技高网...

【技术保护点】
1.一种可配置的通用小规模集成ASIC芯片，其特征在于，所述ASIC芯片上集成若干个不同功能的通用54系列军用小规模集成电路，通过四个功能配置管脚的外部上下拉实现对芯片功能的选择。

【技术特征摘要】
1.一种可配置的通用小规模集成ASIC芯片，其特征在于，所述ASIC芯片上集成若干个不同功能的通用54系列军用小规模集成电路，通过四个功能配置管脚的外部上下拉实现对芯片功能的选择。2.根据权利要求1所述的可配置的通用小规模集成ASIC芯片，其特征在于，所述ASIC芯片包括：总线驱动器54AC164245、D触发器54ACS374、38译码器54ACS138、与非门54ACS00、或门54ACS32、与门54ACS08、反相器54ACS14、异或门54ACS86、计数器、移位寄存器和锁存器54ACS373。3.根据权利要求2所述的可配置的通用小规模集成ASIC芯片，其特征在于，所述ASIC芯片的芯片管脚采用54AC164245，封装为CFP48；所述ASIC芯片设置四个功能配置管脚CFG[3:0]，分别为10、15、34、39，通过这个四个功能配置管脚的上下拉状态，选择芯片内部相应的逻辑功能输出到芯片管脚。4.根据权利要求3所述的可配置的通用小规模集成ASIC芯片，其特征在于，所述四个功能配置管脚CFG[3:0]可将芯片配置成如下功能：0000：54AC164245双向驱动器；0001：54ACS374，两个8路D触发器；0010：54ACS138，两个38译码器+4路与非门；0011：54ACS373，两个8路锁存器；0100：54AC...

【专利技术属性】
技术研发人员：安军社，周莉，
申请(专利权)人：中国科学院国家空间科学中心，
类型：发明
国别省市：北京,11