VPX机箱B码时统的逻辑实现系统及方法技术方案

本发明专利技术涉及一种PX机箱B码时统的逻辑实现系统及方法，属于VPX机箱时间同步技术领域。本发明专利技术基于VPX机箱硬件架构，提出了一种B码时统的逻辑实现系统及方法，实现VPX机箱内各个主板的精确同步和对时，通过逻辑调度，实现时统网络内各个模块的正常驱动工作，配合完成同步和对时。其中通过对时统模块和X86主板加载B码驱动，可以实现VPX架构下微秒级的时间同步，对时的精度最低能达到1微秒。

Logic Implementation System and Method of B Code Time Series in VPX Cabinet

【技术实现步骤摘要】
VPX机箱B码时统的逻辑实现系统及方法
本专利技术属于VPX机箱时间同步
，具体涉及一种VPX机箱B码时统的逻辑实现系统及方法。
技术介绍
VPX架构作为VME架构的升级和替代，一经推出，就得到了军事、航空航天等高端应用领域的青睐。VPX架构，可以支持高速的互联及串行交换机结构，如SRIO、PCIE等，能够满足最苛刻的计算机模块和数字信号处理模块的要求。在对时序要求高的VPX架构中，需要实现多块主板的精确同步和对时。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是：为了实现VPX架构下多块主板的时间同步和对时，提出一种B码时统的逻辑实现系统及方法。(二)技术方案为了解决上述技术问题，本专利技术提供了一种VPX机箱B码时统的逻辑实现系统，包括位于VPX机箱中的时统模块以及N个X86主板，时统模块采用CPU+FPGA架构，其中，CPU选用PowerPC，用于调度整个时统网络，FPGA用于对外部的时间信息进行解码，并将解码的时间信息通过IDT桥片传给PowerPC，PowerPC接在IDT桥片的NT口，FPGA接在IDT桥片的非NT口，并且PowerPC和FPGA被划分本文档来自技高网...

【技术保护点】
1.一种VPX机箱B码时统的逻辑实现系统，其特征在于，包括位于VPX机箱中的时统模块以及N个X86主板，时统模块采用CPU+FPGA架构，其中，CPU选用PowerPC，用于调度整个时统网络，FPGA用于对外部的时间信息进行解码，并将解码的时间信息通过IDT桥片传给PowerPC，PowerPC接在IDT桥片的NT口，FPGA接在IDT桥片的非NT口，并且PowerPC和FPGA被划分在了IDT桥片的同一个区；X86主板接在IDT桥片的非NT口，用于接收时统模块分发的微秒级时间信息，N为整数。

【技术特征摘要】
1.一种VPX机箱B码时统的逻辑实现系统，其特征在于，包括位于VPX机箱中的时统模块以及N个X86主板，时统模块采用CPU+FPGA架构，其中，CPU选用PowerPC，用于调度整个时统网络，FPGA用于对外部的时间信息进行解码，并将解码的时间信息通过IDT桥片传给PowerPC，PowerPC接在IDT桥片的NT口，FPGA接在IDT桥片的非NT口，并且PowerPC和FPGA被划分在了IDT桥片的同一个区；X86主板接在IDT桥片的非NT口，用于接收时统模块分发的微秒级时间信息，N为整数。2.如权利要求1所述的系统，其特征在于，所述时统模块还用于将FPGAB码驱动与IDTNT驱动整合，实现内核层FPGAB码数据获取，且将FPGA的VendorID和DeviceID添加到IDTNT驱动的PCIE_Device_ID表，使IDTNT驱动可以扫描到FPGA设备，在IDTNT驱动通过PCIE总线扫描到FPGA设备后执行FPGA访问内存的映射。3.如权利要求2所述的系统，其特征在于，所述时统模块还用于在IDTNT驱动加载完成，数据链路建立完毕后，开启内核线程实现FPGAB码数据到X86主板对应的本地内存的拷贝。4.如权利要求1所述的系统，其特征在于，所述X86主板还用于通过加载B码驱动，实现B码...

【专利技术属性】
技术研发人员：魏凯，柴营，王长龙，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：天津,12