VPX机箱B码时统的逻辑实现系统及方法技术方案

本发明专利技术涉及一种PX机箱B码时统的逻辑实现系统及方法，属于VPX机箱时间同步技术领域。本发明专利技术基于VPX机箱硬件架构，提出了一种B码时统的逻辑实现系统及方法，实现VPX机箱内各个主板的精确同步和对时，通过逻辑调度，实现时统网络内各个模块的正常驱动工作，配合完成同步和对时。其中通过对时统模块和X86主板加载B码驱动，可以实现VPX架构下微秒级的时间同步，对时的精度最低能达到1微秒。

Logic Implementation System and Method of B Code Time Series in VPX Cabinet

【技术实现步骤摘要】
VPX机箱B码时统的逻辑实现系统及方法
本专利技术属于VPX机箱时间同步
，具体涉及一种VPX机箱B码时统的逻辑实现系统及方法。
技术介绍
VPX架构作为VME架构的升级和替代，一经推出，就得到了军事、航空航天等高端应用领域的青睐。VPX架构，可以支持高速的互联及串行交换机结构，如SRIO、PCIE等，能够满足最苛刻的计算机模块和数字信号处理模块的要求。在对时序要求高的VPX架构中，需要实现多块主板的精确同步和对时。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是：为了实现VPX架构下多块主板的时间同步和对时，提出一种B码时统的逻辑实现系统及方法。(二)技术方案为了解决上述技术问题，本专利技术提供了一种VPX机箱B码时统的逻辑实现系统，包括位于VPX机箱中的时统模块以及N个X86主板，时统模块采用CPU+FPGA架构，其中，CPU选用PowerPC，用于调度整个时统网络，FPGA用于对外部的时间信息进行解码，并将解码的时间信息通过IDT桥片传给PowerPC，PowerPC接在IDT桥片的NT口，FPGA接在IDT桥片的非NT口，并且PowerPC和FPGA被划分在了IDT桥片的同一个区；X86主板接在IDT桥片的非NT口，用于接收时统模块分发的微秒级时间信息。优选地，所述时统模块、X86主板、电源模块三者通过VPX总线连接。优选地，所述时统模块还用于将FPGAB码驱动与IDTNT驱动整合，实现内核层FPGAB码数据获取，且将FPGA的VendorID和DeviceID添加到IDTNT驱动的PCIE_Device_ID表，使IDTNT驱动可以扫描到FPGA设备，在IDTNT驱动通过PCIE总线扫描到FPGA设备后执行FPGA访问内存的映射。优选地，所述时统模块还用于在IDTNT驱动加载完成，数据链路建立完毕后，开启内核线程实现FPGAB码数据到X86主板对应的本地内存的拷贝。优选地，所述X86主板还用于通过加载B码驱动，实现B码时间的解析、守时状态的更新以及B码时间的校准。优选地，所述X86主板用于获取时统模块分发的微秒级时间信息，具体为：首先，用户需要打开B码设备，调用B码库提供的接口函数bcode_open()；成功返回0，失败返回非0，B码设备打开后，调用B码库的获取B码时间函数ret＝get_bcode_info(&bcode_buf)，成功返回0，超时返回-1，其他值为错误状态，获得的B码时间信息保存在bcode_buf里面，当不需要获取B码的时候，调用bcode_close()函数关闭B码设备。优选地，所述系统还包括用于为时统模块以及N个X86主板供电的电源模块。本专利技术还提供了一种利用所述的系统实现的B码时统的逻辑实现方法，包括以下步骤：步骤一：系统上电之后，时统模块使IDTNT驱动可以扫描到FPGA设备；步骤二：时统模块实现FPGAB码数据到x86节点对应的本地内存的拷贝；步骤三：X86主板实现B码时间的解析、守时状态的更新以及B码时间的校准；步骤四：X86主板获取时统模块分发的微秒级时间信息。(三)有益效果本专利技术基于VPX机箱硬件架构，提出了一种B码时统的逻辑实现系统及方法，实现VPX机箱内各个主板的精确同步和对时，通过逻辑调度，实现时统网络内各个模块的正常驱动工作，配合完成同步和对时。其中通过对时统模块和X86主板加载B码驱动，可以实现VPX架构下微秒级的时间同步，对时的精度最低能达到1微秒。附图说明图1是本专利技术系统中VPX机箱内部模块组成示意图；图2是本专利技术中probe函数执行流程图；图3是本专利技术中Thread_func函数执行流程图。具体实施方式为使本专利技术的目的、内容、和优点更加清楚，下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。结合图1所示的VPX机箱内部模块组成示意图、图2所示的probe函数执行流程图、图3所示的Thread_func函数执行流程图对本专利技术方法作进一步描述。本专利技术提供的一种VPX机箱B码时统的逻辑实现系统包括位于VPX机箱中的时统模块以及N个X86主板，时统模块采用CPU+FPGA架构，其中，CPU选用PowerPC，负责调度整个时统网络，FPGA负责对外部的时间信息进行解码，并将解码的时间信息通过IDT桥片传给PowerPC，PowerPC接在IDT桥片的NT口，FPGA接在IDT桥片的非NT口，并且PowerPC和FPGA被划分在了IDT桥片的同一个区；X86主板接在IDT桥片的非NT口，负责接收时统模块分发的时间信息。时统模块还用于将FPGAB码驱动与IDTNT驱动整合，实现内核层FPGAB码数据获取。将FPGA的VendorID和DeviceID添加到IDTNT驱动的PCIE_Device_ID表，使IDTNT驱动可以扫描到FPGA设备，在IDTNT驱动通过PCIE总线扫描到FPGA设备后执行FPGA访问内存的映射。在IDTNT驱动加载完成，数据链路建立完毕后，开启内核线程实现FPGAB码数据到x86节点对应的本地内存的拷贝。X86主板用于通过加载B码驱动，主要实现了mmap机制，mmap函数可以将内核空间的内存空间映射到上层应用的内存地址空间，免去了read、write、ioctl函数调用时带来的系统开销，主要实现了B码时间的解析、守时状态的更新以及B码时间的校准，给用户呈现简单易用的接口函数。如图1所示，时统模块内部的PowerPC和FPGA分别接在IDT桥片的NT接口和非NT接口上，X86主板节点在时统网络内，通过VPX总线也接在IDT桥片的NT口上；PowerPC和X86均为RC，而FPGA为EP，因为PowerPC和FPGA被划分在了IDT桥片的同一个区，因此PowerPC可以直接访问FPGA。如图2所示，为时统模块的probe函数驱动，将FPGA的VendorID和DeviceID添加到IDTNT驱动的PCIE_Device_ID表，使IDTNT驱动可以扫描到FPGA设备，在IDTNT驱动通过PCIE总线扫描到FPGA设备后执行FPGA访问内存的映射。如图3所示，为时统模块的Thread_func函数驱动，在IDTNT驱动加载完成，数据链路建立完毕后，开启内核线程实现FPGAB码数据到x86节点对应的本地内存的拷贝。X86主板的B码时间接口函数驱动中，实现了B码时间的解析、守时状态的更新以及B码时间的校准。X86主板的B码demo程序驱动中，首先，用户需要打开B码设备，调用B码库提供的接口函数bcode_open()；成功返回0，失败返回非0，B码设备打开后，调用B码库的获取B码时间函数ret＝get_bcode_info(&bcode_buf)，成功返回0，超时返回-1，其他值为错误状态，获得的B码时间信息保存在bcode_buf里面，当不需要获取B码的时候，调用bcode_close()函数关闭B码设备。利用上述系统实现的B码时统的逻辑实现方法包括以下步骤：步骤一：系统上电之后，时统模块执行probe函数驱动，使IDTNT驱动可以扫描到FPGA设备；步骤二：时统模块执行Thread_func函数驱动，实现FPGAB码数据到x86节点对应的本地内存的拷贝；步骤三：X86主板执行获取B本文档来自技高网...

【技术保护点】
1.一种VPX机箱B码时统的逻辑实现系统，其特征在于，包括位于VPX机箱中的时统模块以及N个X86主板，时统模块采用CPU+FPGA架构，其中，CPU选用PowerPC，用于调度整个时统网络，FPGA用于对外部的时间信息进行解码，并将解码的时间信息通过IDT桥片传给PowerPC，PowerPC接在IDT桥片的NT口，FPGA接在IDT桥片的非NT口，并且PowerPC和FPGA被划分在了IDT桥片的同一个区；X86主板接在IDT桥片的非NT口，用于接收时统模块分发的微秒级时间信息，N为整数。

【技术特征摘要】
1.一种VPX机箱B码时统的逻辑实现系统，其特征在于，包括位于VPX机箱中的时统模块以及N个X86主板，时统模块采用CPU+FPGA架构，其中，CPU选用PowerPC，用于调度整个时统网络，FPGA用于对外部的时间信息进行解码，并将解码的时间信息通过IDT桥片传给PowerPC，PowerPC接在IDT桥片的NT口，FPGA接在IDT桥片的非NT口，并且PowerPC和FPGA被划分在了IDT桥片的同一个区；X86主板接在IDT桥片的非NT口，用于接收时统模块分发的微秒级时间信息，N为整数。2.如权利要求1所述的系统，其特征在于，所述时统模块还用于将FPGAB码驱动与IDTNT驱动整合，实现内核层FPGAB码数据获取，且将FPGA的VendorID和DeviceID添加到IDTNT驱动的PCIE_Device_ID表，使IDTNT驱动可以扫描到FPGA设备，在IDTNT驱动通过PCIE总线扫描到FPGA设备后执行FPGA访问内存的映射。3.如权利要求2所述的系统，其特征在于，所述时统模块还用于在IDTNT驱动加载完成，数据链路建立完毕后，开启内核线程实现FPGAB码数据到X86主板对应的本地内存的拷贝。4.如权利要求1所述的系统，其特征在于，所述X86主板还用于通过加载B码驱动，实现B码...

【专利技术属性】
技术研发人员：魏凯，柴营，王长龙，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：天津,12