【技术实现步骤摘要】
基于VDES通信机的大型FPGA配置程序无线重构系统
本专利技术涉及一种基于VDES通信机的大型FPGA配置程序无线重构系统。
技术介绍
VDES系统(VHFdataexchangesystemVDES)是国际电联于2015发布的，该系统涵括了VDE(VHFdataexchange)，ASM(applicationspecificmessages)和AIS(automaticidentificationsystem)三种通信体制，是一个复杂和庞大的系统，且该系统随着区域覆盖范围推广和接入用户数的不断增加，信道吞吐量和带宽需不断的更新和往前推进，相应的该系统接入设备无线电软件也需要不断更新换代。星载VDES通信机作为VDES系统的一个卫星应用接入设备，该设备无线电软件是基于FPGA开发的，FPGA属于大型星上软件，卫星在轨运行后对该设备FPGA程序进行版本更新时只能通过无线重构。卫星在轨时间有限，且上行链路资源非常紧张，因此需要一种高效的重构系统。
技术实现思路
本专利技术的目的在于提供一种基于VDES通信机的大型FPGA配置程序无线重构系统。为解决上述问题，本专利技术...
【技术保护点】
1.一种基于VDES通信机的大型FPGA配置程序无线重构系统，其特征在于，包括：通道自适应接收模块、重构数据块读写模块、重构数据块检测模块、状态报告模块、错误重传模块，其中，所述通道自适应模块，用于供发端根据上行链路质量选择相应链路重构数据时，并未与收端进行一次握手，收端自适应多通道重构数据，发端将数据通过VDES上行链路、ASM上行链路和AIS上行链路上传，收端获得重构数据后，对这三个链路分别进行FIFO缓存，FIFO读取控制器闭环设计，轮询监听每个FIFO存储状态，当有数据时才分配时隙，对三路FIFO安排轮询优先级和读取时隙；所述重构数据块读写模块，用于根据存储芯片的特...
【技术特征摘要】
1.一种基于VDES通信机的大型FPGA配置程序无线重构系统，其特征在于，包括：通道自适应接收模块、重构数据块读写模块、重构数据块检测模块、状态报告模块、错误重传模块，其中，所述通道自适应模块，用于供发端根据上行链路质量选择相应链路重构数据时，并未与收端进行一次握手，收端自适应多通道重构数据，发端将数据通过VDES上行链路、ASM上行链路和AIS上行链路上传，收端获得重构数据后，对这三个链路分别进行FIFO缓存，FIFO读取控制器闭环设计，轮询监听每个FIFO存储状态，当有数据时才分配时隙，对三路FIFO安排轮询优先级和读取时隙；所述重构数据块读写模块，用于根据存储芯片的特点建立读写时序控制，先将重构数据写入存储芯片，写完后将当前写入重构数据块读出交给重构数据块检测模块；所述重构数据块检测模块，用于总共分三次检测；所述错误重传模块，分为两个部分，分别为发端错误重传部分和手段错误重传部分，用于供收发两端配合完成错误重传；所述状态报告模块，用于进行链路质量报告、错误状态报告、芯片状态报告和重构状态报告。2.如权利要求1所述的基于VDES通信机的大型FPGA配置程序无线重构系统，其特征在于，所述轮询优先级的先后顺序为，VDES链路最高AIS链路次之。3.如权利要求1所述的基于VDES通信机的大型FPGA配置程序无线重构系统，其特征在于，所述重构数据块读写模块，用于通过首地址查找地址映射表的方式，获取每个数据块的写入首地址，后续首地址进行累加。4.如权利要求1所述的基于VDES通信机的大型FPGA配置程序无线重构系统，其特征在于，所述重构数据块读写模块，用于对于第一次接收的数据直接写入存储芯片，并将该重构数据块到达次数加1，对于第二次及以上达到的数据，将该数据块对应的存储区间擦除，再写入重构数据块，将对应到达次数加1。5.如权利要求1所述的基于VDES通信机的大型FPGA配置程序无线重构系统，其特征在于，所述重构数据块读写模块，用于当出现存储芯片坏块时，将地址映射表中原地址替换为备用存储块地址，以跳过坏块区避免单个坏块区引起的整个存储芯片不能读写。6.如权利要求1所述的基于VDES通信机的大型FPGA配置程序无线重构系统，其特征在于，所述重构数据块检测模块，用于将第一次检测在通道自适应模块后进行，发端在每个重构数据块中加入CRC校验值，收端收到重构数据块后按照校验公式CRC检测，将CRC通过的数据块送入重构数据块读写模块，不通...
【专利技术属性】
技术研发人员：罗小成，周少骞，向前，姚崇斌，李惠媛，叶曦，
申请(专利权)人：上海航天电子通讯设备研究所，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。