选通驱动器和包括该选通驱动器的显示装置制造方法及图纸

讨论了一种选通驱动器和包括该选通驱动器的显示装置。该选通驱动器包括彼此相关地连接的多个级。所述多个级中的每一个包括：输出单元，其通过RQ节点的电压、PQ节点的电压和QB节点的电压输出选通电压；第一控制器，其控制RQ节点；第二控制器，其控制PQ节点；以及第三控制器，其控制QB节点。所述选通电压由具有第一相位的第一时钟信号和具有不同于第一相位的第二相位的第二时钟信号配置。

A strobe driver and a display device including the strobe driver

【技术实现步骤摘要】
选通驱动器和包括该选通驱动器的显示装置
本公开涉及选通驱动器以及包括该选通驱动器的显示装置，更具体地讲，涉及一种输出由具有不同相位的时钟信号配置的选通电压的选通驱动器以及包括该选通驱动器的显示装置。
技术介绍
随着信息社会发展，对显示图像的显示装置的需求以各种形式增加。因此，近来，能够减小重量和体积的各种平板显示装置(FPD)和柔性显示装置已被开发并销售。例如，使用诸如液晶显示装置(LCD)、有机发光二极管(OLED)显示装置和量子点显示装置的各种显示装置。显示装置的显示面板包括由选通线和数据线限定的多个像素。显示装置使用向选通线供应选通电压的选通驱动器以及向数据线供应数据电压的数据驱动器来显示图像。显示装置使用定时控制器来控制选通驱动器和数据驱动器的操作定时。数据驱动器将从定时控制器供应的数字图像数据转换为模拟数据电压以在定时控制器的控制下输出所转换的模拟数据电压。选通驱动器包括移位寄存器以依次输出选通电压。移位寄存器由彼此相关地连接的多个级配置。所述多个级依次输出选通电压以依次扫描设置在显示面板上的选通线。这种选通驱动器可按照面板内栅极(GIP)型设置以被嵌入在显示面板的薄膜晶体管阵列基板中以用于集成显示面板。近来，为了降低功耗，正在研究低速驱动技术，其中当显示装置输出固定的图像时，仅在写入时段期间输出导通电平的选通电压和数据电压，并且在维持时段期间维持所写入的数据。
技术实现思路
根据低速驱动，由于薄膜晶体管元件的特性，在维持时段期间亮度降低，从而在维持时段期间也周期性地输出导通电平的选通电压以解决亮度降低现象。然而，可能存在这样的问题：由于在维持时段期间重复地输出的选通电压，显示面板的亮度降低。因此，本公开要实现的目的在于提供一种在写入时段期间以不同的定时输出用于写数据的选通电压和用于抑制亮度的降低的选通电压的选通驱动器以及包括该选通驱动器的显示装置。本公开的技术目的不限于上述技术目的，本领域技术人员可从以下描述清楚地理解上面没有提及的其它技术目的。为了解决或处理上述问题，根据本公开的一方面，提供了一种选通驱动器。该选通驱动器包括彼此相关地连接的多个级，多个像素中的每一个包括通过RQ节点的电压、PQ节点的电压和QB节点的电压输出选通电压的输出单元、控制RQ节点的第一控制器、控制PQ节点的第二控制器、控制QB节点的第三控制器。选通电压由具有第一相位的第一时钟信号和具有不同于第一相位的第二相位的第二时钟信号配置。为了解决或处理上述问题，根据本公开的另一方面，提供了一种显示装置。该显示装置包括：显示面板；选通驱动器，其被安装在显示面板中以输出选通电压；以及数据驱动器，其在写入时段期间输出数据电压并且在维持时段期间输出基准电压，其中，选通电压由具有第一相位的第一时钟信号和具有不同于第一相位的第二相位的第二时钟信号配置。实施方式的其它详细内容被包括在具体实施方式和附图中。根据本公开，输出具有不同相位的第一时钟信号和第二时钟信号，以使得在写入时段期间以不同的定时输出用于写数据的选通电压和用于抑制亮度的降低的选通电压。因此，要对连接到特定选通线的像素施加的数据电压未施加到连接到剩余选通线的像素，从而可解决上述图像输出故障。根据本公开的效果不限于上面例举的内容，更多种效果被包括在本说明书中。附图说明本公开的以上和其它方面、特征和其它优点将从以下结合附图进行的详细描述更清楚地理解，附图中：图1A和图1B是示出通常施加到显示装置的选通线的选通电压的时序图；图2是用于说明根据本公开的实施方式的显示装置的示意性框图；图3是示出根据本公开的实施方式的显示装置的选通驱动器的框图；图4是示出根据本公开的实施方式的显示装置的选通驱动器中配备的各个级的等效电路的示图；图5和图6是示出根据本公开的实施方式的显示装置的选通驱动器中配备的各个级的内部信号的时序图；图7是示出根据本公开的另一实施方式的显示装置的选通驱动器的框图；图8是示出根据本公开的另一实施方式的显示装置的选通驱动器中配备的各个级的等效电路的示图；图9是示出根据本公开的另一实施方式的显示装置的选通驱动器中配备的各个级的内部信号的时序图；图10是示出根据本公开的另一实施方式的显示装置的选通驱动器的框图；图11是示出根据本公开的实施方式的显示装置的选通驱动器中配备的各个级的等效电路的示图；以及图12是示出根据本公开的另一实施方式的显示装置的选通驱动器中配备的各个级的内部信号的时序图。具体实施方式本公开的优点和特性以及实现这些优点和特性的方法将通过参照下面与附图一起详细描述的实施方式而清楚。然而，本公开不限于本文所公开的实施方式，而是将按照各种形式来实现。实施方式仅作为示例提供以使得本领域普通技术人员可充分地理解本公开的公开和本公开的范围。因此，本公开将仅由所附权利要求书的范围限定。并且，在以下描述中，已知的相关技术的详细描述可被省略，以免使本公开的主题不必要地模糊。本文中所使用的诸如“包括”、“具有”和“包含”的术语通常旨在允许添加其它组件，除非所述术语随术语“仅”一起使用。除非明确地另外指出，否则任何单数引用可包括复数。即使没有明确地指出，组件也被解释为包括普通误差范围。尽管术语“第一”、“第二”等用于描述各种组件，这些组件不受这些术语限制。这些术语仅用于将一个组件与其它组件相区分。因此，在本公开的技术构思内，下面所提及的第一组件可以是第二组件。贯穿说明书，相同的标号通常表示相同的元件。本公开的各种实施方式的特征可部分地或完整地彼此结合或组合，并且可在技术上以本领域技术人员所理解的各种方式互锁和操作，实施方式可独立地实现或者彼此关联地实现。以下，将参照附图详细描述本公开的各种实施方式。图1A和图1B是示出通常施加到显示装置的选通线的选通电压的时序图。如图1A所示，仅在作为写入时段的第一帧1stFrame期间输出数据电压，在作为维持时段的第二帧2ndFrame至第四帧4thFrame期间不输出数据电压而输出基准电压。因此，作为写入时段的第一帧1stFrame的选通电压是用于将数据写在像素中的电压(虚线)。作为维持时段的第二至第四帧(2ndFrame至4thFrame)的选通电压是用于抑制亮度的降低的电压(实线)。然而，如图1B所示，当低速驱动的频率增加时，甚至可在第一帧(1stFrame)中划分写入时段和维持时段。即，关于施加到第n/4选通线(n/4thGL)的选通电压，当输出第一脉冲时的第一水平时段(1stHT)是写入时段，当输出第二至第四脉冲时的第二至第四水平时段(2ndHT至4thHT)可以是维持时段。即，当低速驱动的频率增加时，在第一水平时段(1stHT)期间施加到第n/4选通线(n/4thGL)的电压是用于写数据的电压(虚线)，而施加到剩余第2n/4、第3n/4和第n选通线(2n/4thGL、3n/4thGL和nthGL)的电压是用于抑制亮度的降低的电压(实线)。然而，由于施加到所有选通线n/4thGL、2n/4thGL、3n/4thGL、nthGL的电压具有相同的相位，所以施加到所有选通线n/4thGL、2n/4thGL、3n/4thGL、nthGL的电压同时向高电平转变。因此，将施加到连接到第n/4选通线n/4thGL的像素的数据电压被施加到连接到本文档来自技高网...

【技术保护点】
1.一种选通驱动器，该选通驱动器包括：彼此相关地连接的多个级，其中，所述多个级中的每一个包括：输出单元，该输出单元通过RQ节点的电压、PQ节点的电压和QB节点的电压输出选通电压；第一控制器，该第一控制器控制所述RQ节点；第二控制器，该第二控制器控制所述PQ节点；以及第三控制器，该第三控制器控制所述QB节点，并且其中，所述选通电压由具有第一相位的第一时钟信号以及具有与所述第一相位不同的第二相位的第二时钟信号配置。

【技术特征摘要】
2017.10.27 KR 10-2017-01414001.一种选通驱动器，该选通驱动器包括：彼此相关地连接的多个级，其中，所述多个级中的每一个包括：输出单元，该输出单元通过RQ节点的电压、PQ节点的电压和QB节点的电压输出选通电压；第一控制器，该第一控制器控制所述RQ节点；第二控制器，该第二控制器控制所述PQ节点；以及第三控制器，该第三控制器控制所述QB节点，并且其中，所述选通电压由具有第一相位的第一时钟信号以及具有与所述第一相位不同的第二相位的第二时钟信号配置。2.根据权利要求1所述的选通驱动器，其中，所述第一时钟信号被施加到所述第一控制器，并且所述第二时钟信号被施加到所述第二控制器。3.根据权利要求1所述的选通驱动器，其中，所述第一时钟信号的脉冲宽度不同于所述第二时钟信号的脉冲宽度。4.根据权利要求1所述的选通驱动器，其中，所述输出单元包括：第一晶体管，该第一晶体管根据所述RQ节点的电压输出所述第一时钟信号作为所述选通电压；第二晶体管，该第二晶体管根据所述PQ节点的电压输出所述第二时钟信号作为所述选通电压；以及第三晶体管，该第三晶体管根据所述QB节点的电压输出低电位电压作为所述选通电压。5.根据权利要求1所述的选通驱动器，其中，所述第一控制器包括：第四晶体管，该第四晶体管根据所述第一时钟信号将前一级的RQ节点的电压输出到第五晶体管的栅极；第五晶体管，该第五晶体管根据前一级的RQ节点的电压将高电位电压输出到所述RQ节点；第十晶体管，该第十晶体管根据所述PQ节点的电压将低电位电压输出到所述RQ节点；以及第十三晶体管，该第十三晶体管根据所述QB节点的电压将所述低电位电压输出到所述RQ节点，其中，所述第二控制器包括：第六晶体管，该第六晶体管根据所述RQ节点的电压将所述低电位电压输出到所述PQ节点；第八晶体管，该第八晶体管根据所述第二时钟信号将前一级的PQ节点的电压输出到第九晶体管的栅极；第九晶体管，该第九晶体管根据所述前一级的PQ节点的电压将所述高电位电压输出到所述PQ节点；以及第十四晶体管，该第十四晶体管根据所述QB节点的电压将所述低电位电压输出到所述PQ节点，并且其中，所述第三控制器包括：第七晶体管，该第七晶体管根据所述RQ节点的电压将所述低电位电压输出到所述QB节点；第十一晶体管，该第十一晶体管根据所述PQ节点的电压将所述低电位电压输出到所述QB节点；以及第十二晶体管，该第十二晶体管根据所述第二时钟信号将所述高电位电压输出到所述QB节点。6.根据权利要求1所述的选通驱动器，其中，所述第一控制器包括：第四晶体管，该第四晶体管根据所述第一时钟信号将前一级的选通电压输出到所述RQ节点；第八晶体管，该第八晶体管根据所述PQ节点的电压将低电位电压输出到所述RQ节点；以及第十晶体管，该第十晶体管根据所述QB节点的电压将所述低电位电压输出到所述RQ节点，其中，所述第二控制器包括：第五晶体管，该第五晶体管根据所述第二时钟信号将所述前一级的所述选通电压输出到所述PQ节点；第七晶体管，该第七晶体管根据所述RQ节点的电压将所述低电位电压输出到所述PQ节点；以及第十一晶体管，该第十一晶体管根据所述QB节点的电压将所述低电位电压输出到所述PQ节点，并且其中，所述第三控制器包括：第六晶体管，该第六晶体管根据所述前一级的所述选通电压将所述低电位电压输出到所述QB节点；以及第九晶体管，该第九晶体管根据所述第二时钟信号将高电位电压输出到所述QB节点。7.根据权利要求1所述的选通驱动器，其中，所述第一控制器包括：第四晶体管，该第四晶体管根据所述第一时钟信号将前一级的选通电压输出到所述RQ节点；第九晶体管，该第九晶体管根据所述PQ节点的电压将低电位电压输出到所述RQ节点；以及第十晶体管，该第十晶体管根据所述QB节点的电压将所述低电位电压输出到所述RQ节点，其中，所述第二控制器包括：第五晶体管，该第五晶体管根据所述第二时钟信号将所述前一级的所述选通电压输出到所述PQ节点；第八晶体管，该第八晶体管根据所述RQ节点的电压将所述低电位电压输出到所述PQ节点；以及第十一晶体管，该第十一晶体管根据所述QB节点的电压将所述低电位电压输出到所述PQ节点，并且其中，所述第三控制器包括：第六晶体管，该第六晶体管根据所述第一时钟信号将所述第一时钟信号输出到所述QB节点；以及第七晶体管，该第七晶体管根据所述RQ节点的电压将所述低电位电压输出到所述QB节点。8.一种显示装置，该显示装置包括：显示面板；选通驱动器，该选通驱动器被设置在所述显示面板中以输出选通电压；以及数据驱动器，该数据驱动器在写入时段期间输出数据电压，并且在维持时段期间输出基准电压，其中，...

【专利技术属性】
技术研发人员：尹相勋，沈禹成，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：韩国,KR