一种AXI总线访问NAND FLASH的方法及装置制造方法及图纸

本发明专利技术属于集成电路设计技术领域，涉及一种AXI(Advanced extensible interface高性能可扩展接口)总线访问NAND FLASH(NAND闪存)的方法及装置，将AXI读操作转换为所需的两相位NAND存取命令，通过NAND控制器对NAND FLASH进行存取操作，而对于非NAND数据存取的总线传输，可直接进行透传的实现方法，从而大大提高了对NAND FLASH的访问效率。

A Method and Device for Accessing NAND FLASH by AXI Bus

【技术实现步骤摘要】
一种AXI总线访问NANDFLASH的方法及装置
本专利技术属于集成电路设计
，涉及一种AXI总线访问NANDFLASH的方法及装置。
技术介绍
随着集成电路的不断发展，NANDFLASH和NORFLASH作为两种主要的非易失性存储器，被应用于各种嵌入式系统。其中NANDFLASH主要优点在于存储密度高、容量大，有更占优势的存储性价比。传统情况下对NANDFLASH的访问，因为自身NANDFLASH其独特的读写方式，软件访问需多次调用命令函数，软件资源消耗大，访问效率低。如若程序要直接从NANDFALSH执行，不仅效率低下，且占用内存更大。
技术实现思路
为了解决上述背景中提及的问题，本专利技术提供了一种AXI总线访问NANDFLASH的方法及装置，采用纯硬件的方式，实现NANDFLASH硬件自启动，从而提高了对NANDFLASH的访问效率，且内存占用大大减小。第一方面，本专利技术实施例提供了一种AXI总线访问NANDFLASH的方法，包括：对AXI总线的读地址总线的地址进行判断；若所述地址属于NANDFLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线。可选的，若所述地址不属于NANDFLASH，则执行透传操作。可选的，所述对AXI总线的读地址总线的地址进行判断，具体包括：通过对所述AXI总线的读地址总线的地址进行地址范围的判断，若所述AXI总线的读地址总线的地址在所述地址范围内，则所述地址属于NANDFLASH；若所述AXI总线的读地址总线的地址不在所述地址范围内，则所述地址不属于NANDFLASH。可选的，所述将AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作，由状态机进行实现，所述状态机至少包括写地址状态、写数据状态、写响应状态、写等待状态、读地址状态和读数据状态，其中：在写地址状态下，当所述AXI总线上的写地址通道READY信号为高时，则写地址操作完成，所述状态机将跳转至写数据状态；当所述AXI总线上的写地址通道READY信号为低时，则所述状态机保持在所述写地址状态；在写数据状态下，当所述AXI总线上的写数据通道READY信号为高时，则所述AXI总线的写数据通道完成传输写数据的准备工作，所述状态机将跳转至写响应状态；当所述AXI总线上的写数据通道READY信号为低时，则所述状态机保持在写数据状态下；在写响应状态下，当所述AXI总线上的写响应有效信号为高时，则写数据操作已完成，所述状态机将跳转至写等待状态；当所述AXI总线上的写响应有效信号为低时，则所述状态机保持在写响应状态下；在写等待状态下，当所述NANDFLASH上的写BUSY信号拉低时，则NANDFLASH传输路径空闲，可进行后续信息传输，所述状态机将跳转至读地址状态；当所述NANDFLASH上的写BUSY信号拉高时，则所述状态机保持在写等待状态下；在读地址状态下，当所述AXI总线上的读地址通道READY信号为高时，则所述AXI总线的读地址通道完成传输操作的准备工作，所述状态机将跳转至读数据状态；当所述AXI总线上的读地址通道READY信号为低时，则所述状态机保持在读地址状态下；在读数据状态下，当所述AXI总线上的读数据通道有效信号为高且为最后一拍读数据时，则读数据操作完成，所述状态机跳转至自启动空闲状态；当所述AXI总线上的读数据通道有效信号为低时，则所述状态机保持在读数据状态下。可选的，在所述将AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作之前，所述方法还包括：判断是否对所述AXI总线上的一次读操作进行转化。可选的，所述判断是否对所述AXI总线上的一次读操作进行转化，由状态机进行实现，所述状态机至少包括IDLE空闲状态和BOOT_IDLE自启动空闲状态，其中：在所述空闲状态下，当接收到的自启动使能信号为高，则自启动功能被使能，所述状态机将跳转至自启动空闲状态；当接收到的自启动使能信号为低，则自启动功能被禁止，保持空闲状态；在所述自启动空闲状态下，当所述AXI总线的读地址有效信号为高时，则来自于AXI总线上的读地址通道操作有效，所述状态机将跳转至写地址状态；当所述AXI总线的读地址有效信号为低时，则来自于AXI总线上的读地址通道操作无效，保持所述自启动空闲状态，在接收到的自启动使能信号拉低时，跳转至所述空闲状态。第二方面，本专利技术实施例提供了一种AXI总线访问NANDFLASH的装置，所述装置包括判断单元11、转化单元12和读回单元13，其中：所述判断单元11，用于对AXI总线的读地址总线的地址进行判断；所述转化单元12，用于若所述地址属于NANDFLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；所述读回单元13，用于通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线。本专利技术提供的一种AXI总线访问NANDFLASH的方法及装置，采用纯硬件的方式，实现NANDFLASH硬件自启动，从而提高了对NANDFLASH的访问效率，且内存占用大大减小。附图说明图1为本专利技术提供的一种AXI总线访问NANDFLASH方法的流程示意图；图2为本专利技术提供的一种AXI总线访问NANDFLASH装置的结构示意图；图3为本专利技术提供的NANDFLASH自启动模块内部结构与系统连接框图；图4为本专利技术提供的NANDFLASH自启动模块状态转移图。具体实施方式实施例一如图1所示，本专利技术实施例提供了一种AXI总线访问NANDFLASH的方法，包括：步骤101：对AXI总线的读地址总线的地址进行判断；步骤102：若所述地址属于NANDFLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；步骤103：通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线。可选的，若所述地址不属于NANDFLASH，则执行透传操作。可选的，所述对AXI总线的读地址总线的地址进行判断，具体包括：通过对所述AXI总线的读地址总线的地址进行地址范围的判断，若所述AXI总线的读地址总线的地址在所述地址范围内，则所述地址属于NANDFLASH；若所述AXI总线的读地址总线的地址不在所述地址范围内，则所述地址不属于NANDFLASH。可选的，所述将AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作，由状态机进行实现，所述状态机至少包括写地址状态、写数据状态、写响应状态、写等待状态、读地址状态和读数据状态，具体的，根据图4所示的状态机的状态迁移进行以下详细说明：在写地址状态下，当所述AXI总线上的写地址通道READY信号为高时，则写地址操作完成，所述状态机将跳转至写数据状态；当所述AXI总线上的写地址通道READY信号为低时，则所述状态机保持在所述写地址状态；在写数据状态下，当所述AXI总线上的写数据通道READY信号为高时，则所述AXI总线的写数据通道完成传输写数据的准备工作，所述状态机将跳转至写响应状态；当所述AXI总线上的写数据通道READY信号为低时，则所述状态机保持在写数据状态下；在写响本文档来自技高网...

【技术保护点】
1.一种AXI总线访问NAND FLASH的方法，其特征在于：对AXI总线的读地址总线的地址进行判断；若所述地址属于NAND FLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线。

【技术特征摘要】
1.一种AXI总线访问NANDFLASH的方法，其特征在于：对AXI总线的读地址总线的地址进行判断；若所述地址属于NANDFLASH，则将所述AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作；通过所述NAND控制器的一次读操作读回数据，并将所述数据发送至所述AXI总线。2.根据权利要求1所述的方法，其特征在于：若所述地址不属于NANDFLASH，则执行透传操作。3.根据权利要求1中所述的方法，其特征在于：所述对AXI总线的读地址总线的地址进行判断，具体包括：通过对所述AXI总线的读地址总线的地址进行地址范围的判断，若所述AXI总线的读地址总线的地址在所述地址范围内，则所述地址属于NANDFLASH；若所述AXI总线的读地址总线的地址不在所述地址范围内，则所述地址不属于NANDFLASH。4.根据权利要求1中所述的方法，其特征在于：所述将AXI总线上的一次读操作转化为对NAND控制器的一次写操作和一次读操作，由状态机进行实现，所述状态机至少包括写地址状态、写数据状态、写响应状态、写等待状态、读地址状态和读数据状态，其中：在写地址状态下，当所述AXI总线上的写地址通道READY信号为高时，则写地址操作完成，所述状态机将跳转至写数据状态；当所述AXI总线上的写地址通道READY信号为低时，则所述状态机保持在所述写地址状态；在写数据状态下，当所述AXI总线上的写数据通道READY信号为高时，则所述AXI总线的写数据通道完成传输写数据的准备工作，所述状态机将跳转至写响应状态；当所述AXI总线上的写数据通道READY信号为低时，则所述状态机保持在写数据状态下；在写响应状态下，当所述AXI总线上的写响应有效信号为高时，则写数据操作已完成，所述状态机将跳转至写等待状态；当所述AXI总线上的写响应有效信号为低时，则所述状态机保持在写响应状态下；在写等待状态下，当所述NANDFLASH上的写BUSY信号拉低时，则NANDFLASH传输路径空闲，可进行后续信息传输，所述状态机将跳转至读地址状态；当所述NANDFLASH上的写...

【专利技术属性】
技术研发人员：杨海波，曹朋朋，胡小婷，王泉，赵强，霍卫涛，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：陕西,61