薄膜晶体管及其制造方法、阵列基板、电子装置制造方法及图纸

一种薄膜晶体管及其制造方法、阵列基板、电子装置，该薄膜晶体管包括有源层、源极和漏极，有源层包括导体化区，导体化区设置于源极和漏极之间且与源极和漏极中的至少一个间隔设置。该导体化区可以用于改善有源层的界面性能，降低薄膜晶体管的沟道长度，提高了薄膜晶体管的开态电流，从而提高了薄膜晶体管的电学性能。

【技术实现步骤摘要】
薄膜晶体管及其制造方法、阵列基板、电子装置
本专利技术的实施例涉及一种薄膜晶体管及其制造方法、阵列基板、电子装置。
技术介绍
有源矩阵(ActiveMatrix,AM)型显示器由于分辨率高、响应速度快、对比度高等诸多优点成为当今显示器件的主流产品，其包括有机发光二极管(OrganicLight-emittingDiode,OLED)显示面板和液晶显示面板(LiquidCrystalDisplay,LCD)等。薄膜晶体管(Thin-filmTransistor,TFT)是有源显示器件中的重要元件，其可以作为开关元件或驱动元件，其结构及制作工艺都极大地影响着显示器件的性能。
技术实现思路
本专利技术的实施例提供一种薄膜晶体管，包括有源层、源极和漏极，所述有源层包括导体化区，所述导体化区设置于所述源极和所述漏极之间且与所述源极和所述漏极中的至少一个间隔设置。例如，所述导体化区与所述源极和所述漏极均间隔设置。例如，所述导体化区与所述源极直接连接，沟道区位于所述导体化区与所述漏极之间；或者，所述导体化区与所述漏极直接连接，沟道区位于所述导体化区与所述源极之间。例如，所述导体化区在所述有源层的厚度方向贯穿所述有源层。例如，所述薄膜晶体管为顶栅结构或者底栅结构。例如，所述薄膜晶体管包括背沟道刻蚀结构，所述导体化区对应于背沟道刻蚀表面。例如，所述有源层的材料为金属氧化物半导体材料、非晶硅材料或多晶硅材料。例如，所述金属氧化物半导体材料包括氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化镓锌(GZO)。本专利技术的实施例还提供一种阵列基板，包括上述薄膜晶体管。本专利技术的实施例还提供一种电子装置，包括上述薄膜晶体管或阵列基板。例如，所述电子装置为液晶显示装置、有机发光二极管显示装置或电子纸显示装置。本专利技术的实施例还提供一种薄膜晶体管的制造方法，该方法包括：形成有源层、源极及漏极；对所述有源层的一部分进行导体化处理使其形成导体化区，所述导体化区形成于所述源极和所述漏极之间且与所述源极和所述漏极中的至少一个间隔设置。例如，所述导体化处理包括：在所述有源层上方形成具有开口的掩膜层，所述开口暴露出所述有源层的至少部分，利用该掩膜层对所述有源层进行导体化处理。例如，在形成所述有源层之后、形成所述掩膜层之前形成源漏电极层，对所述源漏电极层进行构图形成所述源极和所述漏极。例如，所述导体化处理包括对所述有源层进行等离子体处理。本专利技术的实施例提供一种薄膜晶体管、其制造方法及电子装置，所述薄膜晶体管通过在所述薄膜晶体管的有源层位于源极和漏极之间的部分设置导体化区，改善了有源层的界面性能，并且降低了薄膜晶体管的沟道长度，从而提高了开态电流。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本专利技术的一些实施例，而非对本专利技术的限制。图1为本专利技术一实施例的薄膜晶体管的剖面结构示意图。图2为本专利技术一变更实施例的薄膜晶体管的剖面结构示意图。图3为本专利技术又一变更实施例的薄膜晶体管的剖面结构示意图。图4为本专利技术又一变更实施例的薄膜晶体管的剖面结构示意图。图5为本专利技术再一变更实施例的薄膜晶体管的剖面结构示意图。图6A-图6D对本专利技术一实施例的薄膜晶体管的制造方法的各步骤的剖面示意图。图7为本专利技术一变更实施例的薄膜晶体管的制造方法的步骤剖面图。图8A-图8C对本专利技术又一实施例的薄膜晶体管的制造方法的各步骤的剖面示意图。图9A-9B为本专利技术一变更实施例的薄膜晶体管的制造方法的各步骤的剖面示意图。图10为本专利技术一实施例的阵列基板的剖面结构示意图。图11为本专利技术一实施例的电子装置的示意图。图12为图11中电子装置的一种2T1C像素电路的示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例的附图，对本专利技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另作定义，此处使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现所述词前面的元件或者物件涵盖出现在所述词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。在20世纪中叶，氧化物ZnO薄膜晶体管(TFT)就被广泛研究，但是由于其本身的一些限制，一直没有得到大面积应用。直到2003年，氧化铟镓锌薄膜晶体管(IGZOTFT)因其优异的性能而迅速引起极大的关注。至此以后，氧化物薄膜晶体管技术进入快速发展阶段。金属氧化物薄膜晶体管采用的是金属氧化物半导体材料作为有源层以提供沟道。这些材料主要包括氧化锌(ZnO)、氧化铟(In2O3)、氧化铟锌(IZO)、铝掺杂氧化锌(AZO)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)、氧化锌锡(ZTO)、氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化镓锌(GZO)、氧化铟锡(ITO)、氧化铪铟锌(HIZO)和氧化锡(SnO2)等氧化锌基和/或氧化铟基等n型半导体材料，以及氧化亚锡(SnO)和氧化亚铜(Cu2O)等p型半导体材料。相较于硅基(非晶硅、多晶硅等)薄膜晶体管，金属氧化物薄膜晶体管优势明显，主要表现在其具有更高的迁移率、更陡的亚阈值摆幅、更小的关态泄漏电流、更好的器件性能一致性、工艺简单、工艺温度低、稳定性好，可见光透过率高、在弯曲状态器件特性无明显退化等。在非晶硅薄膜晶体管的制备工艺中，因常见的源漏刻蚀液或刻蚀气体对非晶硅有源区的刻蚀破坏作用较小，器件特性在源漏刻蚀前后基本不会退化，所以非晶硅薄膜晶体管可以在有源区之上直接采用光刻工艺制备源漏电极及布线层等，也即是背沟道刻蚀型工艺(back-channeletching，BCE)，这可以达到简化工艺、降低成本等目的。但是，对于以氧化铟镓锌薄膜晶体管为代表的氧化物薄膜晶体管，氧化物半导体层对酸碱刻蚀液和刻蚀气体非常敏感。如果采用和非晶硅薄膜晶体管工艺类似的背沟道刻蚀工艺来制备氧化物薄膜晶体管，则氧化物薄膜晶体管的有源区背侧界面特性会被源漏刻蚀液或刻蚀气体破坏，使得器件性能退化非常明显。背沟道刻蚀阻挡层工艺(etch-stoplayer，ESL)可以用来解决源漏刻蚀工艺对器件特性影响的问题。虽然该工艺使得器件性能改善明显，但是形成该刻蚀阻挡层需要额外的淀积、光刻、刻蚀步骤，这会明显增加工艺的复杂度和成本，故如采用刻蚀阻挡层工艺制备氧化物薄膜晶体管，其成本会明显高于采用背沟道刻蚀工艺的氧化物薄膜晶体管或非晶硅薄膜晶体管。本专利技术的实施例提供一种薄膜晶体管、其制造方法及电子装置，所述薄膜晶体管通过在所述薄膜晶体管的有源层位本文档来自技高网...

【技术保护点】
1.一种薄膜晶体管，包括有源层、源极和漏极，其中，所述有源层包括导体化区，所述导体化区设置于所述源极和所述漏极之间且与所述源极和所述漏极中的至少一个间隔设置。

【技术特征摘要】
1.一种薄膜晶体管，包括有源层、源极和漏极，其中，所述有源层包括导体化区，所述导体化区设置于所述源极和所述漏极之间且与所述源极和所述漏极中的至少一个间隔设置。2.如权利要求1所述的薄膜晶体管，其中，所述导体化区与所述源极和所述漏极均间隔设置。3.如权利要求1所述的薄膜晶体管，其中，所述导体化区与所述源极直接连接，沟道区位于所述导体化区与所述漏极之间；或者，所述导体化区与所述漏极直接连接，沟道区位于所述导体化区与所述源极之间。4.如权利要求1所述的薄膜晶体管，其中，所述导体化区在所述有源层的厚度方向贯穿所述有源层。5.如权利要求1所述的薄膜晶体管，其中，所述薄膜晶体管为顶栅结构或者底栅结构。6.如权利要求5所述的薄膜晶体管，其中，所述薄膜晶体管包括背沟道刻蚀结构，所述导体化区对应于背沟道刻蚀表面。7.如权利要求1-6任意一项所述的薄膜晶体管，其中，所述有源层的材料为金属氧化物半导体材料、非晶硅材料或多晶硅材料。8.如权利要求7所述的薄膜晶体管，其中，所述金属氧化物半导体材料包括氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(Zn...

【专利技术属性】
技术研发人员：胡迎宾，赵策，王东方，周斌，刘军，丁远奎，李伟，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11