一种用于SDIO接口的信号完整性调节电路制造技术

本实用新型专利技术涉及一种用于SDIO接口的信号完整性调节电路，所述调节电路用于对两个SDIO接口之间的信号进行匹配和调节，两个SDIO接口之间存在多个传输不同的、符合SDIO接口规范信号的信号线缆，所述多个信号线缆分别与两个SDIO接口上的相应连接端连接，所述信号线缆包括其两端分别连接在两个SDIO接口的时钟连接端上的时钟信号线缆，所述时钟信号线缆通过串接在其上的、用于在其传输的信号完整性不符合规定时调节信号的线路调节单元连接所述两个SDIO接口的时钟端。实施本实用新型专利技术的一种用于SDIO接口的信号完整性调节电路，具有以下有益效果：其在高速传输数据或环境恶劣时可以调节时钟信号，改进传输不稳定的情况。

A Signal Integrity Regulating Circuit for SDIO Interface

The utility model relates to a signal integrity regulating circuit for SDIO interface, which is used for matching and adjusting signals between two SDIO interfaces. There are multiple signal cables between the two SDIO interfaces that transmit different signals in accordance with SDIO interface specifications. The multiple signal cables are connected with corresponding connectors on two SDIO interfaces, respectively. The cable includes two clock signal cables connected to the clock connection terminals of two SDIO interfaces, respectively. The clock signal cables are connected to the clock terminals of the two SDIO interfaces through a line adjustment unit connected to them in series for regulating signals when the signal integrity of their transmission does not meet the requirements. A signal integrity regulating circuit for SDIO interface of the utility model has the following beneficial effects: it can adjust the clock signal when transmitting data at high speed or in bad environment, and improve the transmission instability.

【技术实现步骤摘要】
一种用于SDIO接口的信号完整性调节电路
本技术涉及信号处理，更具体地说，涉及一种用于SDIO接口的信号完整性调节电路。
技术介绍
SDIO协议通常用于处理器和外设之间或处理器与设备内部的功能单元之间的数据及指令传输。例如，处理器和外接或内部的SD存储设备之间、处理器和无线通讯单元之间等等。现有的SDIO协议的数据传输速度较快，这意味着其时钟的频率较高。但是，在几乎所有的SDIO接口的推荐电路中，都没有针对其中的时钟传输线路进行调节，而是将两个SDIO接口的时钟端通过线缆或印制板上的印制线直接连接在一起。这种设置虽然简单，在理论上没有任何问题，并且在大多数情况下也能够正常工作，但是，在一些较为特殊的情况下，可能会出现问题，例如，电路板设计不够完美，使得信号的完整性较差、需要在接近最高传输速率附近传输数据等等，这些情况下就会出现信号完整性的问题，严重时可能导致整个设备失效。因此现有技术中存在高速传输或环境恶劣时，可能会出现数据传输不稳定的问题。而此时，由于电路板设计已经完成，很可能会出现不能调试或调节的情况。
技术实现思路
本技术要解决的技术问题在于，针对现有技术的上述在高速传输数据或环境恶劣本文档来自技高网...

【技术保护点】
1.一种用于SDIO接口的信号完整性调节电路，所述调节电路用于对两个SDIO接口之间的信号进行匹配和调节，所述两个SDIO接口之间存在多个传输不同的、符合SDIO接口规范信号的信号线缆，所述多个信号线缆分别与两个SDIO接口上的相应连接端连接，所述信号线缆包括其两端分别连接在两个SDIO接口的时钟连接端上的时钟信号线缆，其特征在于，所述时钟信号线缆通过串接在其上的、用于在其传输的信号完整性不符合规定时调节信号的线路调节单元连接所述两个SDIO接口的时钟端。

【技术特征摘要】
1.一种用于SDIO接口的信号完整性调节电路，所述调节电路用于对两个SDIO接口之间的信号进行匹配和调节，所述两个SDIO接口之间存在多个传输不同的、符合SDIO接口规范信号的信号线缆，所述多个信号线缆分别与两个SDIO接口上的相应连接端连接，所述信号线缆包括其两端分别连接在两个SDIO接口的时钟连接端上的时钟信号线缆，其特征在于，所述时钟信号线缆通过串接在其上的、用于在其传输的信号完整性不符合规定时调节信号的线路调节单元连接所述两个SDIO接口的时钟端。2.根据权利要求1所述的用于SDIO接口的信号完整性调节电路，其特征在于，所述线路调节单元包括串接在所述时钟信号线缆上的第一电阻和连接所述第一电阻一端与地电位之间的第一电容。3.根据权利要求2所述的用于SDIO...

【专利技术属性】
技术研发人员：夏军，
申请(专利权)人：深圳市前海深蕾技术服务有限公司，
类型：新型
国别省市：广东,44