一种高速模式信号检测电路制造技术

本发明专利技术公开了一种高速模式信号检测电路，适用于USB2.0的信号检测，包括第一级电路、第二级电路，第三级电路、第四级电路以及限幅电路，所述的第一级电路、第二级电路和第三级电路进行电性连接，所述的第四级电路和限幅电路分别设置在第一级电路、第二级电路和第三级电路的下方。通过上述方式，本发明专利技术具有较好的抗码间干扰作用，从而能够很好的，检测USB2.0的低幅度信号，能够满足USB2.0最坏情况要求。

【技术实现步骤摘要】

本专利技术涉及CMOS (互补金属氧化物半导体)集成电路设计领域，特别是涉及一种高速模式信号检测电路，适用于USB2.0的信号检测。
技术介绍
USB2.0的(Squelch Detector)信号检测，按照协议规定,在最坏情况下，需要能检测30%占空比，25mV的信号。30%的占空比相当于信号频率为1.6GHz，远高于其480MHz的数据频率。1.6GHz的信号,其ISI (Inter symbol Interference符号间干扰)效应非常明显。现有的USB2.0信号检测电路，基本都是针对的是480MHz，反符号间干扰效果比较差，所以很难满足最坏情况的要求。
技术实现思路
本专利技术主要解决的技术问题是提供一种高速模式信号检测电路，解决了现有技术中USB2.0信号检测电路不能满足USB2.0协议定义的最坏情况的要求。为解决上述技术问题，本专利技术采用的一个技术方案是:提供一种高速模式信号检测电路，适用于USB2.0的信号检测，包括第一级电路、第二级电路，第三级电路、第四级电路以及限幅电路，所述的第一级电路、第二级电路和第三级电路进行电性连接，所述的第四级电路和限幅电路分别设置在第一级电路、第二级电路和第三级电路的下方。在本专利技术一 个较佳实施例中，所述的第一级电路包括串联设置的三个PMOS管以及两个电阻，所述的两个电阻分别与接地端相连接。在本专利技术一个较佳实施例中，所述的第二级电路包括串联设置的三个PMOS管，所述的第二级电路并联于第一级电路和第三级电路之间。在本专利技术一个较佳实施例中，所述的第三级电路包括串联设置的三个PMOS管以及两个电阻，所述的两个电阻分别与接地端相连接。在本专利技术一个较佳实施例中，所述的第四级电路包括串联设置的五个PMOS管，其中两个PMOS管分别与接地端相连接。在本专利技术一个较佳实施例中，所述的限幅电路包括并联连接的第一 NMOS管和第二 NMOS 管。本专利技术的有益效果是:本专利技术具有高速模式信号检测电路，适用于USB2.0的信号检测，在现有的中USB2.0信号检测电路的基础上增加了限幅电路以减少符号间干扰，具有较好的抗码间干扰作用，从而能够很好的，检测USB2.0的低幅度信号，能够满足USB2.0最坏情况要求。附图说明图1是本专利技术高速模式信号检测电路一较佳实施例的电路图；图2是现有技术中USB2.0信号检测电路的电路 附图中的标记如下:M1、第一 NMOS管，M2、第二 NMOS管。具体实施例方式下面结合附图对本专利技术的较佳实施例进行详细阐述，以使本专利技术的优点和特征能更易于被本领域技术人员理解，从而对本专利技术的保护范围做出更为清楚明确的界定。请参阅图1，本专利技术提供了一种高速模式信号检测电路，适用于USB2.0的信号检测，包括第一级电路、第二级电路，第三级电路、第四级电路以及限幅电路，所述的第一级电路、第二级电路和第三级电路进行电性连接，所述的第四级电路和限幅电路分别设置在第一级电路、第二级电路和第三级电路的下方。其中，所述的第一级电路包括串联设置的三个PMOS管以及两个电阻，所述的两个电阻分别与接地端相连接；所述的第二级电路包括串联设置的三个PMOS管，所述的第二级电路并联于第一级电路和第三级电路之间；所述的第三级电路包括串联设置的三个PMOS管以及两个电阻，所述的两个电阻分别与接地端相连接；所述的第四级电路包括串联设置的五个PMOS管，其中两个PMOS管分别与接地端相连接；所述的限幅电路包括并联连接的第一 NMOS 管和 Ml 第二 NMOS 管 M2。上述中，第一级电路输入参考电压和接地电压，所述的第二级电路输入差分电压dp和dn，其中，所述的参考电压为125mV;接地电压为O mV;第三级电路输出diffpp和diffpn信号,所述的第四级电路输入diffpp和diffpn信号。如图2所示，现有技术中USB2.0信号检测电路的电路图。首先，第一级电路和第二级电路检测出dp和dn差分电压对参考电压的差异；Vl-VIB ^ a # [ (dp-dn) - 1125rnv - Oiriv Ij - a* [(dp-clii) - 125mv]—,其中，a 为放大倍数，即增益； 第三级电路对Vl-VlB进行放大，使信号到达一定的幅度，cliffpp-diffpn = b* ( Vl-VIB)； 第四级电路把差分输入变成单端输出压制信号，其输出电平是O或者电源电压，可以把输出看作逻辑信号O或I。当输入信号差分幅度大于125mV时，输出1，小于125mV时，输出O ; 当输出信号频率比较高的时候，由于diffpp-diffpn的电压幅度没有限制，低频的信号幅度可以放大到很大，远离共模电平，这样导致高频的信号来不及反应，产生码间干扰，使得不能正常的检测输入差分信号是否大于125mV。如图1所示，在现有的中USB2.0信号检测电路的基础上增加了限幅电路。由于diffpp-diffpn的电压幅度被限幅电路中的第一 NMOS管和Ml第二 NMOS管M2钳位限制，低频的信号幅度不会很大。高频信号来得及反应，不产生码间干扰，能够正常的检测输入差分信号是否大于125mV。本专利技术揭示的具有高速模式信号检测电路，适用于USB2.0的信号检测，在现有的中USB2.0信号检测电路的基础上增加了限幅电路以减少符号间干扰，具有较好的抗码间干扰作用，从而能够很好的，检测USB2.0的低幅度信号，能够满足USB2.0最坏情况要求。以上所述仅为本专利技术的实施例，并非因此限制本专利技术的专利范围，凡是利用本专利技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的
，均同理包括在本发 明的专利保护范围内。本文档来自技高网...

【技术保护点】
一种高速模式信号检测电路，适用于USB2.0的信号检测，其特征在于，包括第一级电路、第二级电路，第三级电路、第四级电路以及限幅电路，所述的第一级电路、第二级电路和第三级电路进行电性连接，所述的第四级电路和限幅电路分别设置在第一级电路、第二级电路和第三级电路的下方。

【技术特征摘要】
1.一种高速模式信号检测电路，适用于USB2.0的信号检测，其特征在于，包括第一级电路、第二级电路，第三级电路、第四级电路以及限幅电路，所述的第一级电路、第二级电路和第三级电路进行电性连接，所述的第四级电路和限幅电路分别设置在第一级电路、第二级电路和第三级电路的下方。2.根据权利要求1所述的高速模式信号检测电路，其特征在于，所述的第一级电路包括串联设置的三个PMOS管以及两个电阻，所述的两个电阻分别与接地端相连接。3.根据权利要求1所述的高速模式信号检测电路，其特征在于，所述的第二级电路包...

【专利技术属性】
技术研发人员：关健，
申请(专利权)人：苏州文芯微电子科技有限公司，
类型：发明
国别省市：