在芯片删除校正存储器架构中提供存储器带宽压缩制造技术

本发明专利技术揭示在芯片删除校正存储器架构中提供存储器带宽压缩。就此来说，压缩式存储器控制器CMC将规定错误样式引入到芯片删除校正错误校正码ECC位中以指示经压缩数据。为编码数据，所述CMC将压缩算法应用于未经压缩数据块以产生经压缩数据块。所述CMC接着产生用于所述经压缩数据块的ECC数据(即，“内”ECC区段)，将所述内ECC区段附加到所述经压缩数据块，且产生用于所述经压缩数据块及所述内ECC区段的ECC数据(即，“外”ECC区段)。所述CMC接着有意地反转所述外ECC区段的规定多个字节(例如，在由芯片删除校正ECC机构存储在不同物理存储器芯片中的所述外ECC区段的部分中)。接着将所述外ECC区段附加到所述经压缩数据块及所述内ECC区段。

Provide memory bandwidth compression in chip deletion correction memory architecture

The invention discloses that memory bandwidth compression is provided in a chip deletion correction memory architecture. In this regard, the compressed memory controller CMC introduces the specified error pattern into the ECC bit of the chip deletion correction error correction code to indicate compressed data. To encode data, the CMC applies the compression algorithm to uncompressed data blocks to generate compressed data blocks. The CMC then generates ECC data for the compressed data block (i.e., the \inner\ ECC section), attaches the inner ECC section to the compressed data block, and generates ECC data for the compressed data block and the inner ECC section (i.e., the \outer\ ECC section). The CMC then intentionally reverses the specified multiple bytes of the external ECC segment (e.g., in the portion of the external ECC segment stored in different physical memory chips by the chip deletion correction ECC mechanism). The outer ECC section is then attached to the compressed data block and the inner ECC section.

【技术实现步骤摘要】
【国外来华专利技术】在芯片删除校正存储器架构中提供存储器带宽压缩优先权主张本申请案主张2016年9月15日申请且名为“在芯片删除校正存储器架构中提供存储器带宽压缩(PROVIDINGMEMORYBANDWIDTHCOMPRESSIONINCHIPKILL-CORRECTMEMORYARCHITECTURES)”的序列号为15/266,723的美国专利申请案的优先权，所述专利申请案的内容的全文以引用的方式并入本文中。
本专利技术的技术大体来说涉及存储器带宽压缩，且特定来说涉及在支持芯片删除校正错误校正码(ECC)机制的存储器架构中的存储器带宽压缩。
技术介绍
随着在基于处理器的系统中执行的应用程序在复杂性及资源要求方面增加，缺少可用存储器带宽可能会对系统性能强加约束。如果对外部存储器的存取达到存储器带宽限制，那么可强制基于处理器的系统的存储器控制器将存储器存取请求排队。存储器存取请求的此排队可增加存储器存取的时延，这又可能会对基于处理器的系统的性能有负面影响。为解决此问题，可使用存储器带宽压缩方案来通过减少由给定存储器存取消耗的带宽来实现存储器带宽节省。一些存储器带宽压缩方案利用压缩指示符(CI)，所述压本文档来自技高网...

【技术保护点】
1.一种压缩式存储器控制器CMC，其包括存储器接口，所述存储器接口经配置以经由系统总线存取系统存储器；所述系统存储器经配置以使用芯片删除校正错误校正码ECC机制；所述CMC经配置以进行以下操作：接收包括未经压缩数据块的存储器写入请求；基于所述未经压缩数据块而产生经压缩数据块；确定所述经压缩数据块的大小是否超过压缩阈值；响应于确定所述经压缩数据块的大小超过压缩阈值而进行以下操作：基于所述未经压缩数据块而产生外ECC区段；及将包括含有所述未经压缩数据块的数据区段以及所述外ECC区段的输出码字输出到所述系统存储器；及响应于确定所述经压缩数据块的大小不超过压缩阈值而进行以下操作：基于所述经压缩数据块而...

【技术特征摘要】
【国外来华专利技术】2016.09.15 US 15/266,7231.一种压缩式存储器控制器CMC，其包括存储器接口，所述存储器接口经配置以经由系统总线存取系统存储器；所述系统存储器经配置以使用芯片删除校正错误校正码ECC机制；所述CMC经配置以进行以下操作：接收包括未经压缩数据块的存储器写入请求；基于所述未经压缩数据块而产生经压缩数据块；确定所述经压缩数据块的大小是否超过压缩阈值；响应于确定所述经压缩数据块的大小超过压缩阈值而进行以下操作：基于所述未经压缩数据块而产生外ECC区段；及将包括含有所述未经压缩数据块的数据区段以及所述外ECC区段的输出码字输出到所述系统存储器；及响应于确定所述经压缩数据块的大小不超过压缩阈值而进行以下操作：基于所述经压缩数据块而产生内ECC区段；基于所述经压缩数据块及所述内ECC区段而产生外ECC区段；反转所述外ECC区段的规定多个字节；及将包括含有所述经压缩数据块的所述数据区段、所述内ECC区段及所述外ECC区段的所述输出码字输出到所述系统存储器。2.根据权利要求1所述的CMC，其经进一步配置以进行以下操作：接收包括存储器地址的存储器读取请求；从所述系统存储器的所述存储器地址检索输入码字；确定所述输入码字的外ECC区段是否指示错误；响应于确定所述输入码字的外ECC区段并不指示错误而产生指示所述输入码字未经压缩的三元旗标；及响应于确定所述输入码字的外ECC区段指示错误而进行以下操作：反转所述外ECC区段的所述规定多个字节；在反转所述规定多个字节之后确定所述外ECC区段是否指示错误；响应于在反转所述规定多个字节之后确定所述外ECC区段并不指示错误而产生指示所述输入码字经压缩的所述三元旗标；及响应于在反转所述规定多个字节之后确定所述外ECC区段指示错误而产生指示所述输入码字具有未知压缩状态的所述三元旗标。3.根据权利要求2所述的CMC，其经进一步配置以响应于所述三元旗标指示所述输入码字未经压缩而提供所述输入码字的数据区段作为存储器读取结果。4.根据权利要求2所述的CMC，其经进一步配置以响应于所述三元旗标指示所述输入码字经压缩而进行以下操作：基于所述输入码字的数据区段而产生经解压缩数据块；及提供所述经解压缩数据块作为存储器读取结果。5.根据权利要求2所述的CMC，其经进一步配置以响应于所述三元旗标指示所述输入码字具有未知压缩状态而进行以下操作：从所述系统存储器的主表读取对应于所述存储器地址的压缩指示符CI；基于所述CI而确定所述输入码字是否经压缩；响应于确定所述输入码字经压缩而进行以下操作：基于所述输入码字的数据区段而产生经解压缩数据块；及提供所述经解压缩数据块作为存储器读取结果；及响应于确定所述输入码字未经压缩而提供所述输入码字的数据区段作为存储器读取结果。6.根据权利要求2所述的CMC，其经进一步配置以在确定所述输入码字的外ECC区段是否指示错误之前进行以下操作：确定所述存储器地址是否对应于CI高速缓冲存储器的多个CI高速缓冲存储条目中的CI高速缓冲存储条目；响应于确定所述存储器地址对应于CI高速缓冲存储器的多个CI高速缓冲存储条目中的CI高速缓冲存储条目而进行以下操作：基于所述CI高速缓冲存储条目的CI而确定所述输入码字是否经压缩；响应于确定所述输入码字经压缩而进行以下操作：基于所述输入码字的数据区段而产生经解压缩数据块；及提供所述经解压缩数据块作为存储器读取结果；及响应于确定所述输入码字未经压缩而提供所述输入码字的数据区段作为存储器读取结果；且所述CMC经配置以响应于确定所述存储器地址不对应于CI高速缓冲存储器的多个CI高速缓冲存储条目中的CI高速缓冲存储条目而确定所述输入码字的外ECC区段是否指示错误。7.根据权利要求1所述的CMC，其中所述规定多个字节包括由所述芯片删除校正ECC机制存储在所述系统存储器的不同存储器装置上的多个字节。8.根据权利要求1所述的CMC，其集成到集成电路IC中。9.根据权利要求1所述的CMC，其集成到选自由以下各者组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；全球定位系统GPS装置；移动电话；蜂窝电话；智能电话；会话发起协议SIP电话；平板计算机；平板手机；服务器；计算机；便携式计算机；移动计算装置；可穿戴计算装置(例如，智能手表、健康或健身跟踪器、眼镜等等)；桌上型计算机；个人数字助理PDA；监视器；计算机监视器；电视；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘DVD播放器；便携式数字视频播放器；汽车；车辆组件；航空电子系统；无人机；及直升机。10.一种用于为经配置以使用芯片删除校正错误校正码ECC机制的系统存储器提供存储器带宽压缩的方法，其包括：由压缩式存储器控制器CMC接收包括未经压缩数据块的存储器写入请求；基于所述未经压缩数据块而产生经压缩数据块；确定所述经压缩数据块的大小是否超过压缩阈值；响应于确定所述经压缩数据块的大小超过压缩阈值而进行以下操作：基于所述未经压缩数据块而产生外ECC区段；及将包括含有所述未经压缩数据块的数据区段以及所述外ECC区段的输出码字输出到所述系统存储器；及响应于确定所述经压缩数据块的大小不超过压缩阈值而进行以下操作：基于所述经压缩数据块而产生内ECC区段；基于所述经压缩数据块及所述内ECC区段而产生外ECC区段；反转所述外ECC区段的规定多个字节；及将包括含有所述经压缩数据块的所述数据区段、所述内ECC区段及所述外ECC区段的所述输出码字输出到所述系统存储器。11.根据权利要求10所述的方法，其进一步包括：接收包括存储器地址的存储器读取请求；从所述系统存储器的所述存储器地址检索输入码字；确定所述输入码字的外ECC区段是否指示错误；响应于确定所述输入码字的外ECC区段并不指示错误而产生指示所述输入码字未经压缩的三元旗标；及响应于确定所述输入码字的外ECC区段指示错误而进行以下操作：反转所述外ECC区段的所述规定多个字节；在反转所述规定多个字节之后确定所述外ECC区段是否指示错误；响应于在反转所述规定多个字节之后确定所述外ECC区段并不指示错误而产生指示所述输入码字经压缩的所述三元旗标；及响应于在反转所述规定多个字节之后确定所述外ECC区段指示错误而产生指示所述输入码字具有未知压缩状态的所述三元旗标。12.根据权利要求11所述的方法，其进一步包括：响应于所述三元旗标指示所述输入码字未经压缩而提供所述输入码字的数据区段作为存储器读取结果。13.根据权利要求11所述的方法，其进一步包括：响应于所述三元旗标指示所述输入码字经压缩而进行以下操作：基于所述输入码字的数据区段而产生经解压缩数据块；及提供所述经解压缩数据块作为存储器读取结果。14.根据权利要求11所述的方法，其进一步包括：响应于所述三元旗标指示所述输入码字具有未知压缩状态而进行以下操作：从所述系统存储器的主表读取对应于所述存储器地址的压缩指示符CI；基于所述CI而确定所述输入码字是否经压缩；响应于确定所述输入码字经压缩而进行以下操作：基于所述...

【专利技术属性】
技术研发人员：N·瓦伊德亚纳坦，L·J·布莱克伍德，M·C·A·A·黑德斯，M·R·特朗布利，C·B·韦里利，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US