用于异质结器件的栅极堆叠体制造技术

本公开提供一种异质结半导体器件，包括第一有源层和设置在第一有源层上的第二有源层。在第一有源层和第二有源层之间形成有二维电子气层。在第二有源层上设置有夹层栅极电介质层结构。在夹层栅极电介质层结构上方设置有钝化层。栅极延伸穿过钝化层到夹层栅极电介质层结构。第一欧姆接触和第二欧姆接触与第二有源层电连接。第一欧姆接触和第二欧姆接触在横向上间隔开，其中栅极设置在第一欧姆接触和第二欧姆接触之间。

Gate stacks for heterojunction devices

The present disclosure provides a heterojunction semiconductor device, including a first active layer and a second active layer arranged on the first active layer. A two-dimensional electron gas layer is formed between the first active layer and the second active layer. A sandwich grid dielectric layer structure is arranged on the second active layer. A passivation layer is arranged above the dielectric layer structure of the sandwich grid. The grid extends through the passivation layer to the sandwich grid dielectric layer structure. The first ohmic contact and the second ohmic contact are electrically connected with the second active layer. The first ohmic contact and the second ohmic contact are separated horizontally, where the gate is set between the first ohmic contact and the second ohmic contact.

【技术实现步骤摘要】
用于异质结器件的栅极堆叠体
本专利技术整体上涉及高压场效应晶体管(FET)；更具体地，涉及高电子迁移率晶体管(HEMT)和异质结场效应晶体管(HFET)，并且涉及制造这种功率晶体管器件的方法。
技术介绍
一种类型的高压FET是异质结FET(HFET)，也被称为高电子迁移率晶体管(HEMT)。基于氮化镓(GaN)的HFET和基于宽带隙III族氮化物的其他直接过渡半导体材料诸如碳化硅由于它们的物理性质而被用于某些电子器件中。例如，由于由GaN基材料和器件结构提供的高电子迁移率、高击穿电压和高饱和电子速度特性，GaN和AlGaN/GaN晶体管通常用于高速开关和高功率应用(例如功率开关和功率转换器)。由于HFET的物理性质，HFET可以比在相同电压下传导相同电流的其他半导体开关大体上更快地改变状态，并且宽带隙可以提高HFET在升高的温度下的性能。GaN基HFET器件通常包括在薄栅极电介质(例如氧化物)材料上形成的栅极构件。过去，栅极氧化物和下面的GaN层之间的界面状态在GaN基HFET的稳定性和电可靠性方面发挥了作用。提高栅极稳定性可以实现更高的电压运行(例如，600V)。典型的HFET栅极本文档来自技高网...

【技术保护点】
1.一种异质结半导体器件，包括：第一有源层；设置在所述第一有源层上的第二有源层，在所述第一有源层和所述第二有源层之间形成有二维电子气层；设置在所述第二有源层上的夹层栅极电介质层结构；设置在所述夹层栅极电介质层结构上的钝化层；延伸穿过所述钝化层到达所述夹层栅极电介质层结构的顶部的栅极；与所述第二有源层电连接的第一欧姆接触和第二欧姆接触，所述第一欧姆接触和第二欧姆接触在横向上间隔开，所述栅极设置在所述第一欧姆接触和第二欧姆接触之间。

【技术特征摘要】
2017.10.12 US 62/571,6421.一种异质结半导体器件，包括：第一有源层；设置在所述第一有源层上的第二有源层，在所述第一有源层和所述第二有源层之间形成有二维电子气层；设置在所述第二有源层上的夹层栅极电介质层结构；设置在所述夹层栅极电介质层结构上的钝化层；延伸穿过所述钝化层到达所述夹层栅极电介质层结构的顶部的栅极；与所述第二有源层电连接的第一欧姆接触和第二欧姆接触，所述第一欧姆接触和第二欧姆接触在横向上间隔开，所述栅极设置在所述第一欧姆接触和第二欧姆接触之间。2.根据权利要求1所述的异质结半导体器件，其中，所述夹层栅极电介质层结构包括：设置在所述第二有源层上的第一栅极电介质层；设置在所述第一栅极电介质层上的第二栅极电介质层；以及设置在所述第二栅极电介质层上的第三栅极电介质层。3.根据权利要求2所述的异质结半导体器件，其中，所述第三栅极电介质层包括氧化铝(Al2O3)。4.根据权利要求2所述的异质结半导体器件，其中，所述第一栅极电介质层具有第一厚度；所述第二栅极电介质层具有第二厚度，所述第三栅极电介质层具有第三厚度，并且所述第二厚度大于所述第一厚度和所述第三厚度。5.根据权利要求2所述的异质结半导体器件，其中，所述第一栅极电介质层包括氮化物基化合物。6.根据权利要求2所述的异质结半导体器件，其中，所述第一栅极电介质层包括氮化硅(SiN)。7.根据权利要求2所述的异质结半导体器件，其中，所述第一栅极电介质层包括氮化碳(CN)。8.根据权利要求2所述的异质结半导体器件，其中，所述第一栅极电介质层包括氮化硼(BN)。9.根据权利要求2所述的异质结半导体器件，其中，所述第一栅极电介质层和所述第二栅极电介质层由相同的材料构成。10.根据权利要求2所述的异质结半导体器件，其中，所述第一栅极电介质层具有在约1纳米至5纳米厚的范围内的第一厚度；第二栅极电介质层具有在约20纳米至60纳米的范围内的第二厚度；并且第三栅极电介质层具有在10纳米至20纳米的范围内的第三厚度。11.根据权利要求10所述的异质结半导体器件，其中，所述第一厚度、所述第二厚度和所述第三厚度被设定为使得在异质结半导体器件的正常运行期间通过所述栅极的漏电流对温度基本恒定。12.根据权利要求10所述的异质结半导体器件，其中，所述第一厚度、所述第二厚度和所述第三厚度被设定为使得在异质结半导体器件的正常运行期间阈值电压对温度基本恒定。13.根据权利要求1所述的异质结半导体器件，其中，所述第一有源层包括...

【专利技术属性】
技术研发人员：贾马尔·拉姆达尼，
申请(专利权)人：电力集成公司，
类型：发明
国别省市：美国,US