一种电路结构制造技术

本发明专利技术公开了一种电路结构。上述电路结构包括：冗余存储模块，用以响应于测试字线电压的驱动，模拟存储单元的读操作；判断模块，与冗余存储模块的内部节点相连，用以响应于读操作，判断测试字线电压是否使冗余存储模块的内部节点在读操作时发生偏转，响应于发生偏转，冗余存储模块以调整的测试字线电压模拟读操作，直至判断模块判断内部节点在读操作中不发生偏转；以及统计模块，用以统计并输出偏转次数，偏转次数被用于结合每次的测试字线电压调整量来表征临界字线电压。根据本发明专利技术所提供的电路结构，能够有效判断存储单元是否需要降低字线电压驱动，并且获得使存储单元工作在最佳状态的临界字线降低电压。

【技术实现步骤摘要】
一种电路结构
本专利技术涉及芯片设计领域，特别是涉及一种应用于可调节下字线驱动(Word-LineUnder-Drive，WLUD)读辅助电路中的字线电压感应模块(SENSOR)的电路结构。
技术介绍
现有的应用于静态随机存取存储器(StaticRandomAccessMemory，SRAM)的WLUD读写辅助电路的电路结构如图1所示。上述电路结构中的控制器模块主要通过时序逻辑来为一个接电源电压的PMOS管提供栅极使能信号，并为一个接地的PMOS管提供栅极开关信号。现有技术的上述控制器模块只能通过上述接地的PMOS管和上述接电源电压的PMOS管上的分压，来降低字线(Word-Line，WL)的电压，却无法通过侦测上述SRAM存储单元的内部节点是否发生读翻转，来判断是否需要进行上述下字线驱动WLUD，并确定上述下字线驱动WLUD的档位。现有技术的上述做法的缺陷之一在于无法追踪上述SRAM存储单元的内部节点，若产生的WLUD信号偏低，则限制读写速度，牺牲了上述静态随机存取存储器SRAM的性能；若产生的WLUD信号偏高，则无法有效提高上述SRAM存储单元的良率。现有技术的上述做法的缺陷之二在于WLUD电压只有一种值，若在此值下上述SRAM存储单元内部节点仍旧发生了读翻转，则上述WLUD电路无法调整，可调节性差，而且在上述WLUD失效的情况下对良率的提升能力也会失效。因此，本领域亟需一种可调节WLUD读写辅助电路中的字线电压感应模块的电路结构，用以有效判断上述SRAM存储单元是否需要降低字线电压驱动，并且获得使上述SRAM工作在最佳状态的临界字线降低电压。专利技术内容以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。为了解决现有技术存在的上述技术问题，本专利技术提供了一种可调节WLUD读写辅助电路中的字线电压感应模块的电路结构，用以获得临界字线电压，以使SRAM存储单元的内部节点在读操作时保持稳定。本专利技术提供的上述电路结构可以包括：冗余存储模块、判断模块和统计模块，其中：上述冗余存储模块，用以响应于测试字线电压的驱动，模拟上述SRAM存储单元的读操作；上述判断模块与上述冗余存储模块的内部节点相连，用以响应于上述读操作，判断上述测试字线电压是否使上述冗余存储模块的内部节点在上述读操作时发生偏转，响应于发生偏转，上述冗余存储模块以调整的测试字线电压模拟上述读操作，直至上述判断模块判断上述内部节点在上述读操作中不发生偏转，以及上述统计模块，用以统计并输出偏转次数，上述偏转次数被用于结合每次的测试字线电压调整量来表征上述临界字线电压。优选地，在本专利技术提供的上述电路结构中，上述冗余存储模块可以包括多个冗余存储单元，每个上述冗余存储单元包含的电气元件复制上述SRAM存储单元包含的电气元件，上述冗余存储单元包含的电气元件的连接关系不同于上述SRAM存储单元包含的电气元件的连接关系，上述冗余存储模块的内部节点反馈上述多个冗余存储单元的内部节点的平均状态。优选地，在本专利技术提供的上述电路结构中，每个上述冗余存储单元还可以包含连接在第一位线和第二位线之间的第一门管、第一上拉管、第一下拉管、第二门管、第二上拉管和第二下拉管；上述第一上拉管和上述第一下拉管的漏极与上述第一门管的源极相连，引出上述冗余存储单元的内部节点；上述第一门管和上述第二门管的栅极与字线相连，以响应上述预设的测试字线电压的驱动；上述第一门管的漏极与上述第一位线相连，上述第二门管的漏极与上述第二位线相连，上述第一位线和上述第二位线接高电平；上述第一上拉管的栅极和源极、上述第一下拉管的栅极、上述第二上拉管的源极和漏极、上述第二下拉管的漏极与电源相连；以及上述第一下拉管的源极、上述第二上拉管的栅极、上述第二下拉管的栅极和源极接地。可选地，在本专利技术提供的上述电路结构中，每个上述冗余存储单元也可以包含连接在第一位线和第二位线之间的第一门管、第一上拉管、第一下拉管、第二门管、第二上拉管和第二下拉管；上述第一上拉管和上述第一下拉管的漏极、上述第二上拉管和上述第二下拉管的栅极与上述第一门管的源极相连，引出上述冗余存储单元的内部节点；上述第一门管的栅极与字线相连，以响应上述预设的测试字线电压的驱动；上述第一上拉管和上述第二上拉管的源极与电源相连，上述第一下拉管和上述第二下拉管的源极接地；上述第一门管的漏极与上述第一位线相连，上述第二门管的漏极与上述第二位线相连，上述第一位线和上述第二位线接高电平；上述第一上拉管和第一下拉管的栅极、上述第二上拉管和上述第二下拉管的漏极与上述第二门管的源极相连，并接入恒置高信号；以及上述第二门管的栅极接入恒置低信号。可选地，在本专利技术提供的上述电路结构中，上述判断模块可以包括反相器和与非门，上述反相器的P:N比例小于等于2:1，上述反相器的输入端与上述内部节点相连，上述反相器的输出端与上述与非门的第一输入端相连，响应于上述与非门的第二输入端接收到判断基准信号，上述与非门的输出端输出判断结果至上述统计模块，以使上述统计模块基于上述判断结果统计上述偏转次数。优选地，在本专利技术提供的上述电路结构中，上述判断模块还可以包括多个上述反相器和上述与非门的组合，各个上述反相器的P:N比例各不相同，各个上述反相器的输入端均与上述内部节点相连，各个上述反相器的输出端与对应的与非门的第一输入端相连，各个上述与非门的第二输入端用以接收上述判断基准信号，多个上述与非门中的一个响应于接收到上述判断基准信号输出上述判断结果。可选地，在本专利技术提供的上述电路结构中，上述电路结构也可以包括多个上述冗余存储模块和多个上述判断模块，每一个上述冗余存储模块对应一个上述判断模块；多个上述冗余存储模块模拟上述SRAM存储单元的读操作；多个上述判断模块输出多个是否偏转的判断结果；其中，上述电路结构还可以包括判断逻辑模块，用以接收多个上述判断结果，响应于多个上述判断结果中的任意一个判断上述内部节点发生偏转，输出偏转的判断信号给上述统计模块，上述偏转次数为上述偏转的判断信号的次数。可选地，在本专利技术提供的上述电路结构中，上述统计模块可以为若干D触发器组成的移位寄存器时序电路，上述判断模块每判断一次偏转，上述移位寄存器时序电路从低位到高位依次移位，直到上述判断模块判断为不翻转，并输出上述偏转次数。可选地，在本专利技术提供的上述电路结构中，上述电路结构还可以包括防抖动模块，上述防抖动模块可以包括延时单元和逻辑单元，连接在上述判断模块与上述统计模块之间，用以滤除上述判断模块输出的噪声信号。可选地，在本专利技术提供的上述电路结构中，上述电路结构还可以包括选择模块，上述选择模块连接在上述判断模块与上述统计模块之间，用以响应于旁通信号，旁路上述判断模块的输出结果，将通过上述选择模块输入的外部信号传送至上述统计模块，上述统计模块根据上述外部信号统计并输出上述偏转次数。附图说明在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本专利技术的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关本文档来自技高网...

【技术保护点】
1.一种电路结构，用以获得临界字线电压，以使SRAM存储单元的内部节点在读操作时保持稳定，所述电路结构包括冗余存储模块、判断模块和统计模块，其中：所述冗余存储模块用以响应于测试字线电压的驱动，模拟所述SRAM存储单元的读操作；所述判断模块与所述冗余存储模块的内部节点相连，用以响应于所述读操作，判断所述测试字线电压是否使所述冗余存储模块的内部节点在所述读操作时发生偏转，响应于发生偏转，所述冗余存储模块以调整的测试字线电压模拟所述读操作，直至所述判断模块判断所述内部节点在所述读操作中不发生偏转，以及所述统计模块用以统计并输出偏转次数，所述偏转次数被用于结合每次的测试字线电压调整量来表征所述临界字线电压。

【技术特征摘要】
1.一种电路结构，用以获得临界字线电压，以使SRAM存储单元的内部节点在读操作时保持稳定，所述电路结构包括冗余存储模块、判断模块和统计模块，其中：所述冗余存储模块用以响应于测试字线电压的驱动，模拟所述SRAM存储单元的读操作；所述判断模块与所述冗余存储模块的内部节点相连，用以响应于所述读操作，判断所述测试字线电压是否使所述冗余存储模块的内部节点在所述读操作时发生偏转，响应于发生偏转，所述冗余存储模块以调整的测试字线电压模拟所述读操作，直至所述判断模块判断所述内部节点在所述读操作中不发生偏转，以及所述统计模块用以统计并输出偏转次数，所述偏转次数被用于结合每次的测试字线电压调整量来表征所述临界字线电压。2.如权利要求1所述的电路结构，其特征在于，所述冗余存储模块包括多个冗余存储单元，每个所述冗余存储单元包含的电气元件复制所述SRAM存储单元包含的电气元件，所述冗余存储单元包含的电气元件的连接关系不同于所述SRAM存储单元包含的电气元件的连接关系，所述冗余存储模块的内部节点反馈所述多个冗余存储单元的内部节点的平均状态。3.如权利要求2所述的电路结构，其特征在于，每个所述冗余存储单元包含连接在第一位线和第二位线之间的第一门管、第一上拉管、第一下拉管、第二门管、第二上拉管和第二下拉管；所述第一上拉管和所述第一下拉管的漏极与所述第一门管的源极相连，引出所述冗余存储单元的内部节点；所述第一门管和所述第二门管的栅极与字线相连，以响应所述预设的测试字线电压的驱动；所述第一门管的漏极与所述第一位线相连，所述第二门管的漏极与所述第二位线相连，所述第一位线和所述第二位线接高电平；所述第一上拉管的栅极和源极、所述第一下拉管的栅极、所述第二上拉管的源极和漏极、所述第二下拉管的漏极与电源相连；以及所述第一下拉管的源极、所述第二上拉管的栅极、所述第二下拉管的栅极和源极接地。4.如权利要求2所述的电路结构，其特征在于，每个所述冗余存储单元包含连接在第一位线和第二位线之间的第一门管、第一上拉管、第一下拉管、第二门管、第二上拉管和第二下拉管；所述第一上拉管和所述第一下拉管的漏极、所述第二上拉管和所述第二下拉管的栅极与所述第一门管的源极相连，引出所述冗余存储单元的内部节点；所述第一门管的栅极与字线相连，以响应所述预设的测试字线电压的驱动；所述第一上拉管和所述第二上拉管的源极与电源相连，所述第一下拉管和所述第二下拉管的源极接地；所述第一门管的漏极与所述第一位...

【专利技术属性】
技术研发人员：刘雯，何宏瑾，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31