一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型及实现结构制造技术

本发明专利技术涉及一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型及实现结构，所述硬件TLM模型包括：初始化模块(10)，用于计算需要访问的颜色数据地址；Cache内存模块(20)，用于提供调用函数；Cache核模块(30)，用于根据所述颜色数据地址对所述调用函数进行调用，实现读Cache核操作和写Cache核操作。本发明专利技术的这种硬件TLM模型，为颜色缓冲单元提供了一个通用的cachecore模型，解决了片外DDR访问带宽有限的限制问题。

【技术实现步骤摘要】
一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型及实现结构
本专利技术属于计算机硬件建模
，具体涉及一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型及实现结构。
技术介绍
随着图形化应用的不断增加，早期单靠CPU进行图形绘制的解决方案已经难以满足成绩和技术增长的图形处理需求，图形处理器(GraphicProcessingUnit，GPU)应运而生。图形处理器是一种专门在个人电脑、工作站、游戏机和一些移动设备(如平板电脑、智能手机等)上图像运算工作的微处理器，它的主要用途是将计算机系统所需要的显示信息进行转换驱动，并向显示器提供行扫描信号，控制显示器的正确显示，是连接显示器和个人电脑主板的重要元件，也是“人机对话”的重要设备之一。显卡作为电脑主机里的一个重要组成部分，承担输出显示图形的任务，对于从事专业图形设计的人来说显卡非常重要。目前，我国GPU研制能力薄弱，各领域显示控制系统中大量采用国外进口的商用GPU芯片。尤其是在军用领域中，国外进口商用GPU芯片存在安全性、可靠性、保障性等方面的隐患，无法满足军用环境的需求。片外DDRSDRAM(DoubleDataRateSynchronousDynamicRandomAccessMemory，双倍速率同步动态随机存储器)作为系统中深度、颜色、纹理及其他颜色数据的存储器，其访问带宽有限，在颜色数据量非常大的情况下，不可能实现片上SRAM(StaticRandom-AccessMemory，静态随机存取存储器)存储。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型及实现结构，本专利技术要解决的技术问题通过以下技术方案实现：本专利技术实施例提供了一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型，包括：初始化模块，用于计算需要访问的颜色数据地址；Cache内存模块，用于提供调用函数；Cache核模块，用于根据所述颜色数据地址对所述调用函数进行调用，实现读Cache核操作和写Cache核操作。。在本专利技术的一个实施例中，所述初始化模块与所述Cache核模块通过事务级接口连接，所述Cache核模块与所述Cache内存模块通过事务级接口连接。在本专利技术的一个实施例中，所述调用函数包括：命中Cache块函数、查询索引块地址函数、查询脏位函数、更新脏位函数、设置块地址函数、设置块有效函数、写内存函数、读内存函数。在本专利技术的一个实施例中，所述Cache核模块包括：读Cache核单元、写Cache核单元、更新Cache块单元；其中，所述读Cache核单元分别调用所述更新Cache块单元、所述命中Cache块函数、所述读内存函数，用于进行所述读Cache核操作；所述写Cache核单元分别调用所述更新Cache块单元、所述命中Cache块函数、所述更新脏位函数、所述设置块有效函数、所述写内存函数，用于进行所述写Cache核操作；所述更新Cache块单元分别调用所述查询索引块地址函数、所述查询脏位函数、所述设置块地址函数、所述设置块有效函数、所述写内存函数、所述读内存函数，用于进行更新Cache核操作。在本专利技术的一个实施例中，所述读Cache核单元分别通过事务级接口调用所述更新Cache块单元、所述命中Cache块函数、所述读内存函数；所述写Cache核单元分别通过事务级接口调用所述更新Cache块单元、所述命中Cache块函数、所述更新脏位函数、所述设置块有效函数、所述写内存函数；所述更新Cache块单元分别通过事务级接口调用所述查询索引块地址函数、所述查询脏位函数、所述设置块地址函数、所述设置块有效函数、所述写内存函数、所述读内存函数。在本专利技术的一个实施例中，在所述命中Cache块函数和所述查询索引块地址函数中，Cache块中的颜色数据通过全相联的方式进行映射。本专利技术的另一个实施例提供了一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型的实现结构，包括上述实施例所述的基于SystemC的GPU颜色存储Cache模块的硬件TLM模型，还包括：DDR、IPU以及ROU；所述IPU、所述ROU分别与所述硬件TLM模型通过事务级接口连接，用于发出指令，所述指令包括：读Cache核指令、写Cache核指令；所述DDR与所述Cache核模块通过事务级接口连接，用于实现所述读Cache核操作和所述写Cache核操作的后续颜色存储。与现有技术相比，本专利技术的有益效果：1.本专利技术通过采用SystemC语言和TLM方法解决了GPU中大量缓存颜色数据在模块交互的过程中的缓冲建模问题，为颜色缓冲单元提供了一个通用的cachecore模型，解决了片外DDR访问带宽有限的限制问题，同时也解决了加快仿真速度的问题；2.本专利技术中的硬件TLM模型及实现结构的各功能模块之间通过事务级接口进行连接，可以区分行为发起操作方和颜色数据流向，较少了代码量和工作量，提高了工作效率。附图说明图1为本专利技术实施例提供的一种基于SystemC的GPU颜色存储Cache块的硬件TLM模型的结构示意图；图2为本专利技术实施例提供的另一种基于SystemC的GPU颜色存储Cache块的硬件TLM模型的结构示意图；图3为本专利技术实施例提供的一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型的实现结构的结构示意图；图4为本专利技术实施例提供的一种基于SystemC的GPU颜色存储Cache块的硬件TLM模型的实现结构的读Cache核的流程示意图；图5为本专利技术实施例提供的一种基于SystemC的GPU颜色存储Cache块的硬件TLM模型的实现结构的写Cache核的流程示意图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。实施例一请同时参见图1和图2，图1为本专利技术实施例提供的一种基于SystemC的GPU颜色存储Cache块的硬件TLM模型的结构示意图，图2为本专利技术实施例提供的另一种基于SystemC的GPU颜色存储Cache块的硬件TLM模型的结构示意图。本专利技术通过采用SystemC语言和TLM(transformationlevelmodeling，事务级建模)方法实现了GPU存储Cache模块的硬件建模，SystemC是一种软/硬件协同设计语言，一种新的系统级建模语言。它包含了一系列C++的类和宏，并且提供了一个事件驱动的模拟核，使得系统的设计者能够用C++的词法模拟并行的进程。模型中的各个操作均通过SystemC语言来实现，此外，模型中各功能模块通过事务级接口的函数、而不是通过硬件信号的连接来实现通信的。本专利技术的硬件TLM模型通过和DDR40相互作用，完成颜色数据量的缓存。一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型，包括：初始化模块10，用于计算需要访问的颜色数据地址；Cache内存模块20，用于提供调用函数；Cache核模块30，用于根据颜色数据地址对调用函数进行调用，实现读Cache核操作和写Cache核操作。需要说明的是，在图1中，Pre_process_before_acess_cache_core为初本文档来自技高网...

【技术保护点】
1.一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型，其特征在于，包括：初始化模块(10)，用于计算需要访问的颜色数据地址；Cache内存模块(20)，用于提供调用函数；Cache核模块(30)，用于根据所述颜色数据地址对所述调用函数进行调用，实现读Cache核操作和写Cache核操作。

【技术特征摘要】
1.一种基于SystemC的GPU颜色存储Cache模块的硬件TLM模型，其特征在于，包括：初始化模块(10)，用于计算需要访问的颜色数据地址；Cache内存模块(20)，用于提供调用函数；Cache核模块(30)，用于根据所述颜色数据地址对所述调用函数进行调用，实现读Cache核操作和写Cache核操作。2.根据权利要求1所述的基于SystemC的GPU颜色存储Cache模块的硬件TLM模型，其特征在于，所述初始化模块(10)与所述Cache核模块(30)通过事务级接口连接，所述Cache核模块(30)与所述Cache内存模块(20)通过事务级接口连接。3.根据权利要求1所述的基于SystemC的GPU颜色存储Cache模块的硬件TLM模型，其特征在于，所述调用函数包括：命中Cache块函数(4)、查询索引块地址函数(5)、查询脏位函数(6)、更新脏位函数(7)、设置块地址函数(8)、设置块有效函数(9)、写内存函数(8)、读内存函数(11)。4.根据权利要求3所述的基于SystemC的GPU颜色存储Cache模块的硬件TLM模型，其特征在于，所述Cache核模块(30)包括：读Cache核单元(1)、写Cache核单元(2)、更新Cache块单元(3)；其中，所述读Cache核单元(1)分别调用所述更新Cache块单元(3)、所述命中Cache块函数(4)、所述读内存函数(11)，用于进行所述读Cache核操作；所述写Cache核单元(2)分别调用所述更新Cache块单元(3)、所述命中Cache块函数(4)、所述更新脏位函数(7)、所述设置块有效函数(9)、所述写内存函数(8)，用于进行所述写Cache核操作；所述更新Cache块单元(3)分别调用所述查询索引块地址函数(5)、所述查询脏位...

【专利技术属性】
技术研发人员：周艺璇，杨洋，李冲，刘莎，王菁，范飞虎，
申请(专利权)人：西安翔腾微电子科技有限公司，
类型：发明
国别省市：陕西,61