【技术实现步骤摘要】
本专利技术属于集成电路领域，涉及一种对称结构esd静电防护电路，尤其涉及一种互补对偶协同浮阱隔离esd防护电路。
技术介绍
1、随着集成电路的高速发展，芯片的线宽越来越小，esd(electrostaticdischarge)所带来的损害也日益严重。对esd防护电路的需求也日益旺盛，国内外也出台了针对esd防护能力的详细标准。目前esd防护电路主要有ggnmos、gcnmos、scr以及堆叠二极管等结构。其中，ggnmos(gate ground nmos)因其泄电流能力强，鲁棒性高，设计成熟，是最为普遍使用的esd防护电路构型。但是ggnmos型esd防护结构也存在着诸多弊端，其中之一便是不能对输入/输出低于gnd的io端口进行有效保护。当面对正电压供电，负电压输入/输出信号时ggnmos中存在的寄生二极管会使得gnd与io端口导通，造成端口信号短路。同时如果输入/输出电压高于vdd，或低于gnd，也会造成pmos与vdd之间以及nmos与gnd之间的隔离失效，对芯片带来闩锁风险。而目前随着总线类型越来越多，输入/输出电压范围高于vdd，低于gnd的跨供电的使用场景也愈发常见，针对该类型端口的esd防护已经成为业界的难点。所以为了满足跨供电高幅度io的esd防护需求，故需要一种强泄放能力，防闩锁，结构简单，鲁棒性高，能快速投入生产中的新型esd防护电路结构。
技术实现思路
1、为了解决
技术介绍
中存在的上述技术问题，本专利技术提供了一种能同时针对正负esd脉冲进行防护、提高电路复用
2、为了实现上述目的，本专利技术采用如下技术方案：
3、一种互补对偶协同浮阱隔离esd防护电路，其特征在于：所述互补对偶协同浮阱隔离esd防护电路包括输入/输出io端口、互补对偶esd防护电路、衬底浮空电位隔离电路以及gnd轨；所述输入/输出io端口通过互补对偶esd防护电路接入gnd轨；所述互补对偶esd防护电路接入衬底浮空电位隔离电路。
4、上述互补对偶esd防护电路包括电阻r1、晶体管nmos1、电阻r2以及晶体管nmos2；所述输入/输出io端口通过电阻r1接入晶体管nmos1；所述gnd轨通过电阻r2接入晶体管nmos2；所述输入/输出io端口通过晶体管nmos1以及晶体管nmos2接入gnd轨；所述晶体管nmos1接入衬底浮空电位隔离电路。
5、上述输入/输出io端口通过电阻r1接入晶体管nmos1的栅极；所述gnd轨通过电阻r2接入晶体管nmos2的栅极；所述输入/输出io端口接入晶体管nmos1的源极；所述晶体管nmos1的漏极接入晶体管nmos2的漏极；所述晶体管nmos2的源极接入gnd轨；所述晶体管nmos1的衬底接入衬底浮空电位隔离电路。
6、上述晶体管nmos1与晶体管nmos2完全相同。
7、上述衬底浮空电位隔离电路是浮阱。
8、上述浮阱是嵌套在晶体管nmos1外部的deep n-well层。
9、本专利技术的优点是：
10、本专利技术提供了一种互补对偶协同浮阱隔离esd防护电路包括输入/输出io端口、互补对偶esd防护电路、衬底浮空电位隔离电路以及gnd轨；输入/输出io端口通过互补对偶esd防护电路接入gnd轨；互补对偶esd防护电路接入衬底浮空电位隔离电路。本专利技术采用互补对偶nmos阵列协同浮阱隔离技术实现了针对高幅值范围io端口的esd防护与隔离。本专利技术所提供的互补对偶协同浮阱隔离esd防护电路，为常规cmos工艺平台提供了一种针对正负大幅值输入/输出io端口的esd防护与隔离方案。常规的esd防护电路为取得理想的防护效果，普遍需要直接与端口相连，因此，所以常规的esd防护电路需要面对未经预处理的io信号，而当io端口输入/输出高于vdd，或低于gnd的信号时，本专利技术所提供的互补对偶协同浮阱隔离esd防护电路相互弥补了反向导通特性，具有了针对负电压的防护能力。同时衬底浮空电位隔离电路确保了esd防护电路不会出现latch-up和pad-open的风险。互补对偶协同浮阱隔离esd防护电路具有针对正负电压的dual-snap-back特性，能同时针对正负esd脉冲进行防护，提高了电路的复用性，节约了设计面积，同时能有效降低寄生电容对io信号的影响。
本文档来自技高网...【技术保护点】
1.一种互补对偶协同浮阱隔离ESD防护电路，其特征在于：所述互补对偶协同浮阱隔离ESD防护电路包括输入/输出IO端口、互补对偶ESD防护电路、衬底浮空电位隔离电路以及GND轨；所述输入/输出IO端口通过互补对偶ESD防护电路接入GND轨；所述互补对偶ESD防护电路接入衬底浮空电位隔离电路。
2.根据权利要求1所述的互补对偶协同浮阱隔离ESD防护电路，其特征在于：所述互补对偶ESD防护电路包括电阻R1、晶体管NMOS1、电阻R2以及晶体管NMOS2；所述输入/输出IO端口通过电阻R1接入晶体管NMOS1；所述GND轨通过电阻R2接入晶体管NMOS2；所述输入/输出IO端口通过晶体管NMOS1以及晶体管NMOS2接入GND轨；所述晶体管NMOS1接入衬底浮空电位隔离电路。
3.根据权利要求2所述的互补对偶协同浮阱隔离ESD防护电路，其特征在于：所述输入/输出IO端口通过电阻R1接入晶体管NMOS1的栅极；所述GND轨通过电阻R2接入晶体管NMOS2的栅极；所述输入/输出IO端口接入晶体管NMOS1的源极；所述晶体管NMOS1的漏极接入晶体管NMOS2的漏极；所
4.根据权利要求3所述的互补对偶协同浮阱隔离ESD防护电路，其特征在于：所述晶体管NMOS1与晶体管NMOS2完全相同。
5.根据权利要求4所述的互补对偶协同浮阱隔离ESD防护电路，其特征在于：所述衬底浮空电位隔离电路是浮阱。
6.根据权利要求5所述的互补对偶协同浮阱隔离ESD防护电路，其特征在于：所述浮阱是嵌套在晶体管NMOS1外部的Deep N-WeLL层。
...【技术特征摘要】
1.一种互补对偶协同浮阱隔离esd防护电路，其特征在于：所述互补对偶协同浮阱隔离esd防护电路包括输入/输出io端口、互补对偶esd防护电路、衬底浮空电位隔离电路以及gnd轨；所述输入/输出io端口通过互补对偶esd防护电路接入gnd轨；所述互补对偶esd防护电路接入衬底浮空电位隔离电路。
2.根据权利要求1所述的互补对偶协同浮阱隔离esd防护电路，其特征在于：所述互补对偶esd防护电路包括电阻r1、晶体管nmos1、电阻r2以及晶体管nmos2；所述输入/输出io端口通过电阻r1接入晶体管nmos1；所述gnd轨通过电阻r2接入晶体管nmos2；所述输入/输出io端口通过晶体管nmos1以及晶体管nmos2接入gnd轨；所述晶体管nmos1接入衬底浮空电位隔离电路。
3.根据权利要求2所述的互补对偶协同浮阱隔...
【专利技术属性】
技术研发人员：陈曦，蒲石，田泽，李潇，刘颖，吕俊盛，
申请(专利权)人：西安翔腾微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。