一种用于CMOS输出的掉电保护电路制造技术

本实用新型专利技术涉及一种集成电路，特别提供一种用于CMOS输出的掉电保护电路。本实用新型专利技术采用与主电路相兼容的CMOS工艺，不会增加额外的层次，用一个普通PMOS管替代原来的肖特基二极管，在正常工作时该PMOS管的栅极恒接地、恒导通，为与输出相关的PMOS管的衬底提供电位；在掉电情况下，该PMOS管的栅极电压连接到输出端被拉高，该PMOS管截止，阻止反灌电流流入芯片，实现肖特基二极管相同的功能；节省了成本，提高了产品的竞争力，同时由于芯片正常工作时，该PMOS管的压降更小，进一步降低了电源向衬底漏电的风险。本实用新型专利技术结构简单，易于实现，成本低，具有很强的经济性和实用性。

【技术实现步骤摘要】
一种用于CMOS输出的掉电保护电路
本技术涉及一种集成电路，特别提供一种用于CMOS输出的掉电保护电路。
技术介绍
在集成电路设计中，对于CMOS输出的驱动芯片通常有掉电保护电路，防止驱动芯片掉电时同级芯片(总线应用)或者后级芯片向掉电芯片反灌电流，若反灌电流过大可能影响芯片的性能，严重时甚至烧毁芯片，影响整个系统功能。对于掉电保护结构，现有的做法是用一个肖特基二极管把和CMOS输出相关的PMOS器件的衬底电位和源极电位分开，当芯片掉电时肖特基二极管反向偏置，阻止反灌电流流入掉电芯片。此种方法简单易于实现，但有其自身的缺点：1.若整个电路只有掉电保护部分用到肖特基二极管，则需要为一个肖特基二极管额外增加肖特基MASK，则增加了成本，对于利润低、竞争激烈的产品，这个缺点就更加显著；2.若肖特基二极管的正向偏置电压偏大，在系统正常工作时，有可能造成PMOS的源极和衬底的电压差较大，增加向衬底漏电的风险。
技术实现思路
为了解决上述问题，本技术的目的是提供一种用普通PMOS管替代肖特基二极管的用于CMOS输出的掉电保护电路。为达到上述目的，本技术的技术方案如下：一种用于CMOS输出的掉电保护电路，本文档来自技高网...

【技术保护点】
1.一种用于CMOS输出的掉电保护电路，其特征在于：包括PMOS管P1、P5、P7，NMOS管N1、N2、N4，掉电保护器件和二极管D1；所述PMOS管P7和NMOS管N4构成反相器，输入信号IN连接PMOS管P7和NMOS管N4的栅极，输入信号IN经过PMOS管P7、NMOS管N4组成的反相器反向形成Ngate信号，驱动输出NMOS管N1的栅极，PMOS管P7的衬底与源极相连后接电源；所述PMOS管P5和NMOS管N2构成反相器，输入信号IN连接PMOS管P5和NMOS管N2的栅极，输入信号IN经过PMOS管P5、NMOS管N2组成的反相器反向形成Ngate信号，驱动输出PMOS管P1的栅极...

【技术特征摘要】
1.一种用于CMOS输出的掉电保护电路，其特征在于：包括PMOS管P1、P5、P7，NMOS管N1、N2、N4，掉电保护器件和二极管D1；所述PMOS管P7和NMOS管N4构成反相器，输入信号IN连接PMOS管P7和NMOS管N4的栅极，输入信号IN经过PMOS管P7、NMOS管N4组成的反相器反向形成Ngate信号，驱动输出NMOS管N1的栅极，PMOS管P7的衬底与源极相连后接电源；所述PMOS管P5和NMOS管N2构成反相器，输入信号IN连接PMOS管P5和NMOS管N2的栅极，输入信号IN经过PMOS管P5、NMOS管N2组成的反相器反向形成Ngate信号，驱动输出PMOS管P1的栅极；所述掉电保护器件包括PMOS管P2、P3、P4、P6、P8和NMOS管N3，PMOS管P6和NMOS管N3的栅极恒接电源，NMOS管N3的漏极连接PMOS管...

【专利技术属性】
技术研发人员：李河清，姜帆，刘玉山，陈利，
申请(专利权)人：厦门安斯通微电子技术有限公司，
类型：新型
国别省市：福建,35