本发明专利技术公开了一种采用伪固定频率自适应导通时间的Buck DC‑DC芯片及轻载高效和纹波控制方法，该芯片的控制方案主要包括：自适应导通时间电路、频率补偿电路、负载采样电路、轻载检测积分电路、模式选择电路、误差放大器电路、PWM比较器、自校准带隙基准。本发明专利技术的自适应导通时间随电源、输出和负载动态地变化，在负反馈作用下开关频率固定，并且对负载进行检测，当负载为轻载时，通过模式选择，进入纹波减小模式、轻载节能模式、PWM模式、PFM模式，解决静态功耗问题。采用频率补偿和负载积分技术，使得不同转换比下的工作频率恒定，解决EMI抑制问题。效率和输出纹波可根据实际需求自适应地去调整，满足不同的应用。
【技术实现步骤摘要】
一种采用伪固定频率自适应导通时间的BuckDC-DC轻载高效和纹波控制方法
本专利技术涉及DC-DC轻载高效和输出纹波控制，具体涉及一种应用于BuckDC-DC的轻载高效纹波控制的电源管理芯片。
技术介绍
近年来，随着便携式电子产品、电脑、互联网设备的大量普及，越来越多的电子产品都有待机功耗，数据显示，平均每个家庭每年在制冷、白家电、小家电等方面的支出就占家庭总支出的40%左右，由此可见待机功耗的造成的浪费是很大的，节能减排已经成为当今全球的大趋势，除了把电子设备运行时的效率提高外，降低待机功耗，实现轻载高效是迫切的电源需求。随着半导体技术的迅猛发展，电源管理类总片成为了所有电子设备中不可或缺组成部分，世界范围内对于电源类芯片的需求量也越来越大。近年来，待机功耗低，频率高，效率高、带载能力强、瞬态响应速度快的DC-DC芯片成为了电源管理类芯片发展的目标，这种性能良好的芯片有很好的应用前景。便携式供电设备的功率日益增大，空载、轻载到大负载情况下都要具有高效率工作，并且在实际的应用当中，根据系统对效率和输出纹波的需求来选择不同的工作模式，另外降低功耗，轻载高效可以延长使用电池供电的时间。传统的恒定导通时间COT架构，当电源电压和输出电压变化时，开关频率变化范围很大，这对于EMI抑制带来很大的问题，并且负载瞬态响应受电源电压和输出电压及外围电路的影响，系统稳定性补偿网络复杂，增加了芯片设计的难度，提高了外围电路设计的复杂程度，同时在后期PCB布局时，也增加了成本。传统的轻载高效控制模式PFM/PSM实现高效的情况下输出纹波较大。
技术实现思路
为解决上述问题，本专利技术提出了一种基于伪固定频率自适应导通时间AOT架构的轻载高效和输出纹波控制方法，该方法通过检测输入电源电压、输出电压及负载电流，采用频率补偿技术、负载电流积分技术及模式选择技术，使得不同转换比下的工作频率恒定，效率和输出纹波可根据实际的应用需求自适应地去调整，满足不同的应用需求。本专利技术涉及的伪固定频率自适应导通时间的BuckDC-DC轻载高效和纹波控制技术，通过以下步骤实现。通过输入电源电压和输出电压的控制产生自适应导通时间TON信号；(1)输入电源电压VIN通过电阻R2,R3分压,经过缓冲器OP2产生自适应导通时间充电电流I；(2)产生TON的比较器的基准值VR为VOUT的分压，分压电阻为R9和R10；(3)自适应导通时间TON由(1),(2)和(3)式可知，(4)VOUT随着负载电流会发生变化，其变化量为f(Iload),本专利技术专利中自适应导通时间采用频率补偿电路所产生的TON为：(5)占空比D由输入电源电压和输出电压决定,TON恒定时，开关频率FREQ恒定（伪固定频率）；(6)通过采样负载电流与斜坡电流叠加与误差放大器的输出信号比较产生PWM信号，TON和PWM信号通过死区控制逻辑，交替控制功率管上管和下管；在一个周期时间T内，恒定电流在电容上充电产生锯齿波电压，锯齿波电压在电阻上产生斜坡电流ISLOPE，该电流与采样电流叠加产生VSIGMA信号；(7)功率管上管和下管的死区控制逻辑采用自适应死区控制和RS触发器结构，通过检测功率管栅极电压，并通过逻辑门限判断进行死区控制；负载电流采样模块通过低阈值共栅极放大器采样下管的电流，通过采用与下管相同类型的LDNMOS(导通电阻为RCS1)，补偿下管LDNMOS的导通电阻RDSON的变化,采样电流ISENSE；(8)通过I-V转换电路产生通过二阶RC滤波器后去通过缓冲器产生与f(Iload)有关的电流，VOUT的分压通过缓冲器产生电流，两路电流叠加；负载检测积分电流检测负载电流大小，通过与基准值的比较来判断进入轻载高效和纹波控制模式,当VC5(t)>VREF5时进入轻载模式计数状态，当VC5(t)<VREF5时推出轻载模式计数状态；(9)模式判断电路采用复合比较器,模式选择引脚上接不同的电阻，与内部基准电压比较，选择不同的工作模式；轻载模式包括纹波减小模式、轻载节能模式、轻载PWM模式、轻载PFM模式，由模式选择引脚MODE电压值及轻载判断比较器的输出共同决定；纹波减小模式通过控制TON的时间来控制输出纹波的大小，(10)内部基准电压产生电路采用零温度带隙基准电路，并通过缓冲器后使用电阻分压产生，该缓冲器采用自校准架构。附图说明图1为本专利技术的自适应导通时间和纹波控制的BuckDC-DC框图。图2为传统的固定导通时间COTTON产生电路图。图3为本专利技术的自适应导通时间AOTTON产生电路图。图4为本专利技术的负载电流采样电路。图5为本专利技术的二阶RC低通滤波器电路。图6为负载电流积分电路。图7为本专利技术的零电流检测电路ZCCMP。图8为本专利技术的模式选择复合比较器电路。图9为本专利技术的自适应死区控制电路图。图10为传统带隙基准。图11为本专利技术的自校准带隙基准。具体实施方式以下参照说明书附图对本专利技术的具体实施方式作进一步的说明：参考图1，本专利技术提供了一种采用伪固定频率自适应导通时间AOT轻载高效和纹波控制的方法，其中包括：自适应导通时间产生电路（1）、频率补偿电路（2）、负载检测电路（3）、轻载检测积分电路（4）、模式选择电路（5）。参考图2，传统的固定导通时间COTTON产生电路,C1上的充电电流为ICH1,电容C1上的电压为VC1(t)，周期为T,（W/L）是MOS管的宽长比；(11)当C1上电压VC1(t)达到VREF3，TON由高电平变为低电平,(12)(13)其中VREF2、VREF3为内部基准VREF的分压值，当R1,C1,(W/L)M1,(W/L)M2为定值时，TON固定,TOFF随占空比和负载电流变化，这会引起开关频率的变化。参考图3，本专利技术提供的自适应导通时间AOT产生电路，其中虚线框内为频率补偿电路，C2的充电电流为ICH2，(14)(15)电容上的电压为VC2(t),当电容上的电压达到VOUT+f(Iload),TON由高电平变为低电平，(16)TON随着占空比D动态变化，负载电流的变化可以补偿TON,TON和TOFF都随着占空比和负载电流变化，使得开关频率FREQ恒定，形成伪固定频率自适应导通时间控制方式。参考图4，本专利技术提供的负载电流采样电路，其采用低阈值共栅极放大器进行电流采样产生ISENSE1和ISENSE2；(1)ISENSE1和斜坡补偿模块产生的电流ISLOPE叠加产生VSIGMA信号与误差放大器产生的误差放大信号；(2)ISENSE2流入频率补偿模块，经过二阶RC低通滤波器产生f(Iload)信号，补偿负载电流引起的自适应导通时间TON的变化。参考图5，本专利技术提供的二阶RC低通滤波器电路，第一阶由R12,R13,C3和OP6构成第一阶有源滤波器，第二阶由R14和C4构成无源RC滤波器，(17)参考图6，本专利技术提供的负载电流积分电路，当TON为高电平时，电容C5开始充电，当TDCM为低电平时，电容C5开始放电，其他时间电容C5保持电平，持续一定时间，当电容C5上电压超过VREF5,比较器CMP4输出高电平，并持续200个时钟周期后，芯片进入轻载高效和纹波控制选择模式中。轻载高效和纹波控制选择模式，由CTL和MODE引脚电压选择不同的轻载和纹波模式，并且模式可根据应本文档来自技高网...
【技术保护点】
1.一种采用伪固定频率自适应导通时间的Buck DC‑DC芯片中轻载高效和纹波控制方法，其包括：自适应导通时间产生电路（1），频率补偿电路（2），负载采样电路（3），轻载检测积分电路（4），模式选择电路（5）；自校准带隙基准电路（6）。
【技术特征摘要】
1.一种采用伪固定频率自适应导通时间的BuckDC-DC芯片中轻载高效和纹波控制方法，其包括：自适应导通时间产生电路（1），频率补偿电路（2），负载采样电路（3），轻载检测积分电路（4），模式选择电路（5）；自校准带隙基准电路（6）。2.根据权利要求1所述的采用伪固定频率自适应导通时间的BuckDC-DC芯片中轻载高效纹波控制的解决方案，其特征在于，所述解决方案将通过自适应导通时间产生电路（1）根据输入和输出电压去控制功率管的导通时间，得到自适应导通时间的逻辑控制信号，此信号直接用于芯片功率管下管的开启。3.根据权利要求1所述的采用伪固定频率自适应导通时间的BuckDC-DC芯片中轻载高效纹波控制的解决方案，其特征在于，所述自适应导通电路（1）的导通时间会随着负载变化，并通过频率补偿电路（2），使BuckDC-DC开关频率随负载变化很小。4.根据权利要求1所述的采用伪固定频率自适应导通时间的BuckDC-DC芯片中轻载高效纹波控制的解决方案，其特征在于，所述负载采样电路（3）是采样功率管下管上的续流值，通过电流波谷值的信息的去控制功率管下管的关断。...
【专利技术属性】
技术研发人员：田建平，马荣芬，
申请(专利权)人：深圳市基准半导体有限公司，
类型：发明
国别省市：广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。