半导体装置的制作方法制造方法及图纸

本公开涉及半导体装置的制作方法。其实施例是于后段工艺形成三维金属‑绝缘物‑金属电容，其可具有大且可调的电容值，同时不干扰现有的后段工艺。在一实施例中，半导体装置的制作方法包括：形成第一导电结构于半导体基板上；形成第二导电结构于半导体基板上；形成第一通孔结构于第一导电结构上；形成第一金属化结构于第一通孔结构上，其中第一金属化结构经由第一通孔结构导电地耦接至第一导电结构；形成导电蚀刻停止结构于第一金属化结构上；形成第一通孔于导电蚀刻停止结构上，并形成第二通孔于第二导电结构上，其中该第一通孔露出导电蚀刻停止结构，且第二通孔比第一通孔深；以及形成电容于第二通孔中。

Fabrication Method of Semiconductor Device

The present disclosure relates to the fabrication method of semiconductor devices. The implementation example is to form a three-dimensional metal insulator metal capacitor in the latter stage process, which can have a large and adjustable capacitance value without interfering with the existing latter stage process. In one embodiment, the fabrication method of the semiconductor device includes: forming a first conductive structure on the semiconductor substrate; forming a second conductive structure on the semiconductor substrate; forming a first through-hole structure on the first conductive structure; forming a first metallized structure on the first through-hole structure, in which the first metallized structure is electrically coupled to the first conductive structure via the first through-hole structure. A conductive etching stop structure is formed on the first metallized structure; a first through hole is formed on the conductive etching stop structure and a second through hole is formed on the second conductive structure, in which the first through hole exposes the conductive etching stop structure and the second through hole is deeper than the first through hole; and a capacitance is formed in the second through hole.

【技术实现步骤摘要】
半导体装置的制作方法
本专利技术实施例涉及半导体装置的制作方法，更特别涉及以单一蚀刻工艺同时形成深通孔与浅通孔的方法。
技术介绍
电容为许多电子电路的标准构件。电容通常由第一导电电极、第二导电电极、以及位于第一导电电极与第二导电电极之间以分开两者的介电绝缘层所组成。电容中的导电电极组成可为金属或重掺杂杂质的半导体，而介电层可为氧化物或其他绝缘材料(如氮化物或陶瓷)。与芯片外电容相较，芯片上的金属-绝缘物-金属电容通常因尺寸受限而具有较小电容值，其级数为微法拉/平方微米(μFμm-2)。为有效加大电容值，可在前段工艺中制作金属-绝缘物-金属电容于半导体基板(制作主动装置处)中的深沟槽中，其与标准平面电容相较具有大电容值。然而这些前段工艺上的深沟槽金属-绝缘物-金属技术，在半导体基板上需要额外面积且有信号干扰的问题。因此亟需提供方法以形成金属-绝缘物-金属电容，其具有大电容且芯片面积需求小。
技术实现思路
本专利技术一实施例提供的半导体装置的制作方法包括：形成第一导电结构于半导体基板上；形成第二导电结构于半导体基板上；形成第一通孔结构于第一导电结构上；形成第一金属化结构于第一通孔结构上，其中本文档来自技高网...

【技术保护点】
1.一种半导体装置的制作方法，包括：形成一第一导电结构于一半导体基板上；形成一第二导电结构于该半导体基板上；形成一第一通孔结构于该第一导电结构上；形成一第一金属化结构于该第一通孔结构上，其中该第一金属化结构经由该第一通孔结构导电地耦接至该第一导电结构；形成一导电蚀刻停止结构于该第一金属化结构上；形成一第一通孔于该导电蚀刻停止结构上，并形成一第二通孔于该第二导电结构上，其中该第一通孔露出该导电蚀刻停止结构，且该第二通孔比该第一通孔深；以及形成一电容于该第二通孔中。

【技术特征摘要】
2017.09.28 US 62/564,932;2018.09.27 US 16/144,7471.一种半导体装置的制作方法，包括：形成一第一导电结构于一半导体基板上；形成一第二导电结构于该半导体基板上；形成一第一通孔结构于该第一...

【专利技术属性】
技术研发人员：魏俊桓，陈思元，陈柏君，许品宥，陈冠宇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71