用于寄生参数提取的添加的版图单元及寄生参数提取方法技术

提供了用于提取标准单元的寄生参数的添加的版图单元和方法，其中添加的版图单元被设置于待提取标准单元周围用于模拟待提取标准单元的周围布线环境，添加的版图单元包括：上部，与待提取标准单元的上侧相连接；下部，与待提取标准单元的下侧相连接；左部，与待提取标准单元的左侧相连接；和右部，与待提取标准单元的右侧相连接，其中上部、下部、左部、右部均为矩形，且上部或下部的长度等于左部长度、右部长度及待提取标准单元长度之和；上部、下部、左部、右部的高度均相同且均为待提取标准单元的高度；待提取标准单元的左侧和右侧到添加的版图单元的N型阱区的距离均大于或等于第一预定距离，且N型阱区的高度与待提取标准单元的高度相同。

Additional layout units and parasitic parameter extraction methods for parasitic parameter extraction

A layout unit and method for extracting parasitic parameters of a standard cell are provided, in which the added layout unit is set around the standard cell to be extracted to simulate the surrounding wiring environment of the standard cell to be extracted. The added layout unit includes: the upper part is connected with the upper side of the standard cell to be extracted; the lower part is connected with the lower side of the standard cell to be extracted; and the left part is connected with the lower side of the standard cell to be extracted. The upper part is connected with the left side of the standard unit to be extracted; the right part is connected with the right side of the standard unit to be extracted; the upper part, the lower part, the left part and the right part are rectangular, and the length of the upper part or the lower part is equal to the sum of the length of the left part, the right part and the length of the standard unit to be extracted; the height of the upper part, the lower part, the left part and the right part are the same and are all the height of the standard unit to be extracted. The distance from the left and right sides of the standard cell to the N-shaped well area of the added layout unit is greater than or equal to the first predetermined distance, and the height of the N-shaped well area is the same as that of the standard cell to be extracted.

【技术实现步骤摘要】
用于寄生参数提取的添加的版图单元及寄生参数提取方法
本专利技术涉及版图处理领域，更具体地涉及用于标准单元寄生参数提取的添加的版图单元及利用添加的版图单元的寄生参数提取方法。
技术介绍
随着集成电路工艺技术的迅速发展，系统级芯片的规模越来越大，设计越来越复杂,高性能的标准单元库对设计出高速稳定的电路性能起了决定性作用。标准单元库在完成版图设计后的时序分析是大规模集成电路设计中非常重要的环节，它能验证设计在时序上的正确性，并决定设计是否能够在要求的工作频率下运行。而依据标准单元库提取的寄生参数是时序分析的基础。通常的方法是，在标准单元库版图完成之后，利用EDA(ElectronicDesignAutomation)工具对寄生参数进行提取。
技术实现思路
本专利技术提出了一种新的提取标准单元寄生参数的方法，通过模拟标准单元的周围环境，从而提取更接近真实应用的寄生参数。本专利技术在一般的标准单元设计流程中的版图设计之后，在待提取的标准单元的周围增加了添加版图环境单元的流程，然后再提取寄生参数，特征化标准单元，提供给后端综合使用。根据本专利技术的一方面，用于标准单元寄生参数提取的添加的版图单元包括：上部，该上部与待提取标准单元的上侧相连接；下部，该下部与待提取标准单元的下侧相连接；左部，该左部与待提取标准单元的左侧相连接；和右部，该右部与待提取标准单元的右侧相连接；其中上部、下部、左部、右部均为矩形，且上部或的长度等于左部长度、右部长度及待提取标准单元长度之和；该上部、下部、左部、右部的高度均相同且均为待提取标准单元的高度；该待提取标准单元的左侧和右侧到N型阱区的距离均大于或等于第一预定距离，其中该N型阱区的高度与该待提取标准单元的高度相同。根据本专利技术的另一方面，该添加的版图单元的左部和右部的图形各自包括：多个FinFET图形、多个N型有源区图形和多个P型有源区图形、多条多晶硅图形、多条有源区切断图形、和多个多晶硅切断图形。根据本专利技术的又一方面，该添加的版图单元的上部和下部与添加的版图单元的左部和右部相比，不具有多条有源区切断图形，且添加的版图单元的上部和下部的其他部分与所添加的版图单元的左部和右部相同。根据本专利技术的又一方面，该添加的版图单元的上部、下部、左部、右部以及该待提取标准单元构成以该待提取标准单元为基本单元的n*n阵列，该待提取标准单元位于所述n*n阵列的中心，其中，n为大于或等于3的正整数。根据本专利技术的又一方面，还提供了一种用于提取标准单元的寄生参数的方法，该方法包括：在待提取标准单元周围添加如各个实施例中示出的添加的版图单元，然后对添加了添加的版图单元的待提取单元进行寄生参数提取。对用此方法处理过的版图进行提取寄生参数，经过特征化单元库之后，比常规方法生成的时序更能真实的反应实际应用中的时序信息，使得后端综合更加准确，高效，缩短设计周期，提高芯片良率。附图说明为了更完整地理解本公开及其优点，现在结合附图参考进行以下描述，附图中相同的标号表示相同的部分：图1示出了现有技术的版图设计流程图；图2示出了根据本专利技术的实施例的版图设计流程图；图3示出了根据本专利技术的一个实施例的添加的版图单元的结构示意图；图4示出了根据本专利技术的另一实施例的添加的版图单元的结构示意图；图5示出了根据本专利技术的另一实施例的添加的版图单元的结构示意图；图6示出了根据本专利技术的另一实施例的添加的版图单元的结构示意图；图7示出了根据本专利技术的各个实施例的提取待提取标准单元的寄生参数的流程框图。具体实施方式在以下描述中，为了解释的目的，阐述了许多特定细节以便提供对各种示例性实施例的透彻理解。然而，显而易见的是，可以在没有这些特定细节的情况下或者利用一个或多个等价布置来实践各种示例性实施例。在其它实例中，以框图示出了公知的结构和设备，以便避免不必要地模糊各种示例性实施例。除非以其它方式定义，否则本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。诸如在常用词典中定义的那些术语应当被解释为具有与其在相关领域的上下文中的意思一致的意思，并且将不以理想化或过于正式的含义来解释，除非本文中明确地如此定义。在下文中，将参考附图描述本专利技术的实施例。系统级芯片在后端综合布局布线时，所有的标准单元都是紧邻放置的。一个标准单元周围的其他标准单元对其寄生参数的影响随工艺尺寸的越来越小而变得越来越大。目前标准单元提取寄生参数采用的常规方法是利用EDA工具结合电路，工艺仿真模型对标准单元版图进行提取寄生参数。如图1中所示，示出了一般的标准单元设计流程，其包括电路设计S101、版图设计S102、提取寄生参数S103、特征化标准单元S104，然后提供给后端综合S105使用。随着纳米级制造工艺尺寸的越来越小，半导体器件周围的WPE(wellproximityeffect，阱偏效应)、STI(shallowtrenchisolation，浅槽隔离压力效应)、OSE(ODspaceeffect，有源区间距效应)、PSE(polyspaceeffect，多晶硅间距效应)等效应对器件的影响越来越大，利用EDA工具直接提取的标准单元寄生参数与实际应用差别越来越大，造成时序分析的不准确，影响芯片的良率。图2示出了根据本专利技术的实施例的版图设计流程图。依次设计流程为：电路设计S201、版图设计S202、添加版图环境单元S203、提取寄生参数S204、特征化标准单元S205、然后提供给后端综合S206使用。即在一般的标准单元设计流程中的版图设计之后，在待提取的标准单元的周围增加了添加版图环境单元的流程，然后再提取寄生参数。图3示出了根据本专利技术的一个实施例的示意图，在待提取标准单元1周围添加的版图单元包括：上部A1，其与待提取标准单元的上侧相连接：下部A2，其与待提取标准单元的下侧相连接；左部A3，其与待提取标准单元的左侧相连接；和右部A4，其与待提取标准单元的右侧相连接，其中该上部A1、下部A2、左部A3、右部A4均为矩形，且上部A1或下部A2的长度等于左部A3的长度、右部A4的长度及该待提取标准单元1的长度之和，添加的版图单元的上部A1、下部A2、左部A3、右部A4的高度均相同，且均为待提取的标准单元的高度，为了规避WPE效应的影响，待提取标准单元的左侧和右侧到N型阱区域的边界的距离(如图3中s1所示)大于等于第一阈值，其中第一阈值为WPE效应对器件的影响的的最大距离，典型值为2μm。另一方面N型阱区域的高度与待提取标准单元的高度相同。上述对待提取标准单元进行版图添加处理不仅模拟了待提取单元的周围实时环境，而且还通过设置特征距离规避了一些缺陷效应(诸如WPE效应)的影响，因此经过这种处理的待提取单元的提取参数更加真实准确，有利于后期综合处理，提高产品良品率。图4示出了根据本专利技术的另一实施例的添加的版图单元的结构示意图，添加的版图单元的左部和右部图形各自包括：多个FinFET(FinField-effectTransistor，鳍式场效应晶体管)图形404、多个N型有源区图形405和多个P型有源区图形406、多条多晶硅图形407、多条有源区切断图形408、和多个多晶硅切断图形409。此外，图形1为待提取寄生参数的标准单元(黑色实体部分)，图形402为边本文档来自技高网...

【技术保护点】
1.一种用于提取标准单元的寄生参数的添加的版图单元，所述添加的版图单元被设置于待提取标准单元周围用于模拟所述待提取标准单元的周围布线环境，其中，所述添加的版图单元包括：上部，所述上部与待提取标准单元的上侧相连接；下部，所述下部与待提取标准单元的下侧相连接；左部，所述左部与待提取标准单元的左侧相连接；和右部，所述右部与待提取标准单元的右侧相连接，其中所述上部、下部、左部、右部均为矩形，且所述上部或下部的长度等于所述左部长度、右部长度及所述待提取标准单元长度之和；所述上部、下部、左部、右部的高度均相同且均为待提取标准单元的高度；所述待提取标准单元的左侧和右侧到所述版图单元的N型阱区的距离均大于或等于第一预定距离，其中所述N型阱区的高度与所述待提取标准单元的高度相同。

【技术特征摘要】
1.一种用于提取标准单元的寄生参数的添加的版图单元，所述添加的版图单元被设置于待提取标准单元周围用于模拟所述待提取标准单元的周围布线环境，其中，所述添加的版图单元包括：上部，所述上部与待提取标准单元的上侧相连接；下部，所述下部与待提取标准单元的下侧相连接；左部，所述左部与待提取标准单元的左侧相连接；和右部，所述右部与待提取标准单元的右侧相连接，其中所述上部、下部、左部、右部均为矩形，且所述上部或下部的长度等于所述左部长度、右部长度及所述待提取标准单元长度之和；所述上部、下部、左部、右部的高度均相同且均为待提取标准单元的高度；所述待提取标准单元的左侧和右侧到所述版图单元的N型阱区的距离均大于或等于第一预定距离，其中所述N型阱区的高度与所述待提取标准单元的高度相同。2.如权利要求1所述的添加的版图单元,其中所述左部和右部的图形各自包括：多个鳍式场效应晶体管图形、多个N型有源区图形和多个P型有源区图形、多条多晶硅图形、多条有源区切断图形、和多个多晶硅切断图形。3.如权利要求2所述的添加的版图单元，其中所述多个鳍式场效应晶体管图形中的每个鳍式场效应晶体管图形的宽度、和相邻的两个鳍式场效应晶体管图形之间的距离与所述待提取标准单元的工艺设计规则相匹配。4.如权利要求2所述的添加的版图单元，其中所述多个N型有源区图形和多个P型有源区图形在所述添加的版图单元的长度方向上铺满所述添加的版图单元，且其中在满足所述待提取标准单元的工艺设计规则的条件下所述多个N型有源区图形和多个P型有源区图形的高度为第一预定高度，且其中所述多个N型有源区图形和多个P型有源区图形与所述待提取标准单元的距离均为第二预定距离。5.如权利要求2所述的添加的版图单元，其中所述多条多晶硅图形垂直于所述添加的版图单元的长度方向并且横跨所添加的版图单元的上部和下部，其中所述多条多晶硅图形的上下边界和所述添加的版图单元的上部的上侧和下部的下侧分别...

【专利技术属性】
技术研发人员：闫星臣，任丛飞，郭美兴，郭俊彦，
申请(专利权)人：贵州华芯通半导体技术有限公司，
类型：发明
国别省市：贵州,52