基于Intel平台时序启动信号控制方法、装置及系统制造方法及图纸

本发明专利技术实施例公开了一种基于Intel平台时序启动信号控制方法、装置、系统、设备及计算机可读存储介质。其中，CPLD在电源芯片输出工作正常信号有效时，根据用户预先基于平台需求自定义的延迟时间进行计时，在计时结束后，且满足信号输出的场景下向Intel平台输出平台电压正常信号。本申请取代了硬件上采用延时芯片来实现平台电压正常信号的延迟输出功能，降低了系统硬件设计复杂程度，减少系统所需硬件器件，从而降低系统成本；此外，用户可根据不同平台进行延时时间调整，降低了因设计错误导致研发过程中改版的风险，提升了系统的可操作性和可维护性，还增加了逻辑上通过平台电压正常信号操作Intel平台的可能性。

【技术实现步骤摘要】
基于Intel平台时序启动信号控制方法、装置及系统
本专利技术实施例涉及服务器
，特别是涉及一种基于Intel平台时序启动信号控制方法、装置、系统、设备及计算机可读存储介质。
技术介绍
随着大数据、云技术的快速发展，作为支持大数据、云计算存在的服务器的使用也与日俱增，其中，基于Intel平台的服务器是目前应用最广泛且市场占有率最大的。基于Intel平台及其周边支持形式的存在，则是各个服务器厂商根据Intel的建议和需求所搭建起来的，其中便有一个模块为支持平台检测所需电源状态是否达到需求状态，并发送确认信号到Intel平台，以供Intel平台进行下一步上电时序动作。其目的在于Intel平台的电平达到工作电压后，Intel平台芯片需要一定启动时间，并且需要时间判断电源芯片工作正常。相关技术一般采用一颗延时芯片解决上述问题，通过该延时芯片检测平台所需电平电压达到工作电压后，并在将该电压电源芯片工作正常信号发出的情况下，延时一定时间后，再发出平台电压正常的信号。但是，延时芯片的价格高昂，导致整个系统成本较高，且其具有固定的延时范围，可操作性较差。
技术实现思路
本公开实施例提供了一种基于Intel平台时序启动信号控制方法、装置、系统、设备及计算机可读存储介质，降低了系统成本，可根据不同的应用平台进行延时时间调整，提升了可操作性和可维护性。为解决上述技术问题，本专利技术实施例提供以下技术方案：本专利技术实施例一方面提供了一种基于Intel平台时序启动信号控制系统，包括电源芯片、Intel平台及CPLD；所述电源芯片用于输出工作正常信号至所述CPLD；所述CPLD包括信号判断模块、延时模块及信号输出模块；所述信号判断模块用于根据预先设置的有效信号标识信息，判断接收的电源芯片工作正常信号是否有效；所述延时模块用于当所述工作正常信号有效，根据预先设置的延时时间进行计时，并在计时结束后发送输出触发信号；所述信号输出模块用于在接收到所述输出触发信号且满足信号输出条件时，并将平台电压正常信号输出至所述CPLD。可选的，所述CPLD通过第一GPIO引脚与所述电源芯片相连接，所述第一GPIO引脚用于接收所述工作正常信号。可选的，所述CPLD通过第二GPIO引脚与所述Intel平台的南桥DSW_PWROK引脚相连接；所述第二GPIO引脚用于输出所述平台电压正常信号。本专利技术实施例另一方面提供了一种基于Intel平台时序启动信号控制方法，基于CPLD，包括：根据预先设置的有效信号标识信息，判断接收的电源芯片工作正常信号是否有效；若工作正常信号有效，则根据预先设置的延时时间进行计时；判断计时是否结束；若计时结束，根据当前业务运行状态信息判断是否满足信号输出条件；若满足信号输出条件，输出平台电压正常信号。可选的，所述判断计时是否结束为：判断是否接收到输出触发信号；若是，则判定计时结束；其中，所述输出触发信号为延时结束后自动发送的触发信号。可选的，所述工作正常信号为PWRGD_DSW_PWROK信号。可选的，所述平台电压正常信号为PWRGD_P3V3_STBY信号。本专利技术实施例还提供了一种基于Intel平台时序启动信号控制装置，应用于CPLD，包括：信号判断模块，用于根据预先设置的有效信号标识信息，判断接收的电源芯片工作正常信号是否有效；延时模块，用于当所述工作正常信号有效，根据预先设置的延时时间进行计时，并在计时结束后发送输出触发信号；信号输出模块，用于在接收到所述输出触发信号且满足信号输出条件时，输出平台电压正常信号。本专利技术实施例还提供了一种基于Intel平台时序启动信号控制设备，包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如前任一项所述基于Intel平台时序启动信号控制方法的步骤。本专利技术实施例最后还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有基于Intel平台时序启动信号控制程序，所述基于Intel平台时序启动信号控制程序被处理器执行时实现如前任一项所述基于Intel平台时序启动信号控制方法的步骤。本申请提供的技术方案的优点在于，CPLD在电源芯片输出工作正常信号有效时，根据用户预先基于平台需求自定义的延迟时间进行计时，在计时结束后，且满足信号输出的场景下向Intel平台输出平台电压正常信号。取代了硬件上采用延时芯片来实现平台电压正常信号的延迟输出功能，降低了系统硬件设计复杂程度，减少系统所需硬件器件，从而降低系统成本；CPLD在升级重启后任然可延迟输出平台电压正常信号，提升了系统的可操作性和可维护性，有利于提升系统稳定性；此外，用户可根据不同平台进行延时时间调整，降低了因设计错误导致研发过程中改版的风险，还增加了逻辑上通过平台电压正常信号操作Intel平台的可能性。此外，本专利技术实施例提供的基于Intel平台时序启动信号控制方法及其相应的实现装置、设备及计算机可读存储介质具有相应的优点。应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。附图说明为了更清楚的说明本专利技术实施例或相关技术的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的基于Intel平台时序启动信号控制系统的一种具体实施方式结构图；图2为本公开根据一示例性实施例示出的一种基于Intel平台时序启动信号控制系统的结构示意图；图3为本专利技术实施例提供的一种基于Intel平台时序启动信号控制方法的流程示意图；图4为本专利技术实施例提供的基于Intel平台时序启动信号控制装置的一种具体实施方式结构图。具体实施方式为了使本
的人员更好地理解本专利技术方案，下面结合附图和具体实施方式对本专利技术作进一步的详细说明。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别不同的对象，而不是用于描述特定的顺序。此外术语“包括”和“具有”以及他们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可包括没有列出的步骤或单元。在介绍了本专利技术实施例的技术方案后，下面详细的说明本申请的各种非限制性实施方式。首先参见图1，图1为本专利技术实施例提供的基于Intel平台时序启动信号控制系统在一种实施方式下的结构框架示意图，可包括电源芯片1、Intel平台2及CPLD3。可分别在CPLD3上预先定义两个功能引脚，Intel平台2预先定义一个用于接收CPLD3信号的芯片管脚，利用这两个功能引脚与电源芯片1和Intel平台进行信息通讯。可选的，CPLD3可通过第一GPIO(通用输入/输出)引脚与电源芯片1相连接，第一GPIO引脚用于接收电源芯片1发送的工作正常信号。CPLD3可通过第二GPIO引脚与Intel平台2的南桥DSW_PWROK引脚相连接；第二GPIO引脚用于输出平台电压正常本文档来自技高网...

【技术保护点】
1.一种基于Intel平台时序启动信号控制系统，其特征在于，包括电源芯片、Intel平台及CPLD；所述电源芯片用于输出工作正常信号至所述CPLD；所述CPLD包括信号判断模块、延时模块及信号输出模块；所述信号判断模块用于根据预先设置的有效信号标识信息，判断接收的电源芯片工作正常信号是否有效；所述延时模块用于当所述工作正常信号有效，根据预先设置的延时时间进行计时，并在计时结束后发送输出触发信号；所述信号输出模块用于在接收到所述输出触发信号且满足信号输出条件时，并将平台电压正常信号输出至所述CPLD。

【技术特征摘要】
1.一种基于Intel平台时序启动信号控制系统，其特征在于，包括电源芯片、Intel平台及CPLD；所述电源芯片用于输出工作正常信号至所述CPLD；所述CPLD包括信号判断模块、延时模块及信号输出模块；所述信号判断模块用于根据预先设置的有效信号标识信息，判断接收的电源芯片工作正常信号是否有效；所述延时模块用于当所述工作正常信号有效，根据预先设置的延时时间进行计时，并在计时结束后发送输出触发信号；所述信号输出模块用于在接收到所述输出触发信号且满足信号输出条件时，并将平台电压正常信号输出至所述CPLD。2.根据权利要求1所述的基于Intel平台时序启动信号控制系统，其特征在于，所述CPLD通过第一GPIO引脚与所述电源芯片相连接，所述第一GPIO引脚用于接收所述工作正常信号。3.根据权利要求2所述的基于Intel平台时序启动信号控制系统，其特征在于，所述CPLD通过第二GPIO引脚与所述Intel平台的南桥DSW_PWROK引脚相连接；所述第二GPIO引脚用于输出所述平台电压正常信号。4.一种基于Intel平台时序启动信号控制方法，其特征在于，基于CPLD，包括：根据预先设置的有效信号标识信息，判断接收的电源芯片工作正常信号是否有效；若工作正常信号有效，则根据预先设置的延时时间进行计时；判断计时是否结束；若计时结束，根据当前业务运行状态信息判断是否满足信号输出条件；若满足信号输出条件，输出平台电压正常信号。5.根据权利要求4所...

【专利技术属性】
技术研发人员：陈洪鑫，江博，高阳，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京,11