一种基于Taylor算法的转速信号转换装置制造方法及图纸

本发明专利技术提出了一种基于Taylor算法的转速信号转换装置。该转速信号转换装置中，FPGA对输入通道进行检测，对于不同类型的输入信号，分别选择变频输出、等频输出；所述变频输出具体是通过时钟计数，得到输入脉冲信号的高电平时间IP和一个周期的时间IT，采用Taylor算法相应得到待输出的高电平时间OP和一个周期的时间OT；通过时钟计数，相应发送最大模拟量输出、最小模拟量输出或计数器清零；STM32对RTC时钟模块进行时间设置和时间读取，提供给FPGA，同时采集由FPGA以FSMC通讯方式发送的通道信息和转速数据，并控制FLASH进行数据存储。本发明专利技术大大节省了成本、资源和空间。

【技术实现步骤摘要】
一种基于Taylor算法的转速信号转换装置
本专利技术涉及一种转速信号转换装置。
技术介绍
随着航空、航天、轨道交通等领域科技的不断进步，电子设备的时效性、高精度越来越起着至关重要的作用，其水平高低是衡量一个国家工业现代化的重要标志。机车在连接不同类型转速传感器进行转速信号测量时，需配备不同线缆和接收装置，这会造成额外的制造成本，浪费资源、空间。
技术实现思路
为了解决目前机车在连接不同类型转速传感器进行转速信号测量时浪费资源、空间的问题，本专利技术提出了一种基于Taylor算法的转速信号转换装置。本专利技术的技术方案如下：该基于Taylor算法的转速信号转换装置，包括比较器模块、FPGA、STM32、DA输出调理模块、RTC时钟模块、FLASH模块和电源模块；不同类型的两组速度传感器的模拟信号送入比较器模块，比较器模块根据FPGA给出的阈值信号将所述模拟信号转换为与其周期相同的脉冲信号，送入FPGA；FPGA对输入通道进行检测，对于不同类型的输入信号，分别选择变频输出、等频输出；所述变频输出的具体实现方式是通过时钟计数，得到输入脉冲信号的高电平时间IP和一个周期的时间IT，采用Taylor算法相应得到待输出的高电平时间OP和一个周期的时间OT；通过时钟计数，当计数器小于OP时，FPGA通过DA输出调理模块发送最大模拟量输出，当计数器大于OP小于OT，则通过DA输出调理模块发送最小模拟量输出，当计数器等于OT时，计数器清零，重新开始计数；STM32对RTC时钟模块进行时间设置和时间读取，提供给FPGA，同时采集由FPGA以FSMC通讯方式发送的通道信息和转速数据，并控制FLASH进行数据存储。基于以上方案，本专利技术还进一步作了如下优化：在比较器模块之前还设置有输入信号调理模块，采用差分放大电路和RC滤波电路，对输入信号进行滤波。STM32通过SPI通讯方式控制FLASH进行数据存储。可配置串口，STM32通过串口将数据发送至上位机。DA输出调理模块包括DA芯片和输出信号调理电路，由FPGA控制DA芯片将最大数字量转换为最大模拟量输出，最小数字量转换为最小模拟量输出。电源模块经过隔离模块获取24V直流电压输入，转换为所需的标准参考电压。本专利技术具有以下优点：该装置以FPGA+STM32为控制核心，在FPGA内通过Taylor算法进行转速信号转换：能够根据输入信号进行通道识别，自动进行转速信号转换处理并输出，大大节省了成本、资源和空间。具有响应速度快、时效性好、稳定性高、抗干扰能力强，输出信号易于识别的特点。该装置对于机车转速信号转换，操作简单，体积小，便于维护，能够实现机车转速通道自动识别和转速信号转换功能，还具有通过上位机读取当前时间，通道信息，转速数据，以及数据存储功能。使用Taylor算法进行转速信号转换处理，从第一个脉冲输入到第一个脉冲输出，最多延迟1个周期，很好地保证转速信号转换输出的时效性，这一优势在机车控制领域有着非常关键的作用。利用FPGA高速处理数据的能力以及程序的并行执行功能，该结构具有简单、开放性、模块化等特点，能够很好的满足电子设备的实时性和精确性要求。附图说明图1为本专利技术的原理示意图。具体实施方式下面结合附图和实施例对本专利技术做详细描述。FPGA具有高速处理数据的能力，但进行乘、除法运算时需要调用乘法器或者除法器，这会消耗FPGA内部一定的资源，并造成几十个周期的延迟。本专利技术借助数学原理中的Taylor算法，将固定数乘、除法转换为通过对数据移位的方式进行处理，同样可以得到正确的结果，而且可以节省FPGA内部资源，不会因为计算造成时间域的延迟。该基于Taylor算法的转速信号转换装置对输入转速通道进行识别，从而选择不同变频模式输出。该装置主要由输入信号调理模块、比较器模块、FPGA+STM32控制模块、DA输出调理模块、串口和CAN通讯模块、RTC时钟模块、SPIFLASH模块、电源模块组成。其中FPGA+STM32控制模块是整个系统的核心，是实现转速信号转换的基础。FPGA负责对输入通道进行检测，根据输入通道类型选择等频输出、变频输出或者封锁(即信号异常时，输出为低电平)，同时完成故障监测、数据通讯等功能。采用Taylor算法进行变频处理，Taylor算法公式为：STM32负责接收FPGA传输的数据，同时控制RTC时钟模块，在SPIFLASH中进行数据存储。具体实现方案如下：1、电源发生模块电源发生模块由电源输入、隔离模块、电源模块组成，其中电源输入为直流24V。由于机车内部环境复杂，电磁干扰大，所以选择隔离模块将电源输入与电源模块隔离。电源模块主要目的是产生电路中所需的标准参考电压。电源模块产生的标准参考电压包括：提供给输入放大器和比较器的±12V标准参考电压；提供给输出放大器的±24V标准参考电压；提供给DA芯片的2.5V标准参考电压；提供给电路中其它芯片的5V和3.3V标准参考电压。2、输入信号调理模块在机车实际运行过程中，设备周围环境复杂，噪声较大，会对输入信号造成很大的干扰。因此，在将输入信号送入FPGA之前需进行滤波处理。采用差分放大电路和RC滤波电路，对输入信号进行滤波，极大减小干扰对输入信号的影响，保证输入信号的真实性。3、比较器模块实际速度传感器输入的信号为正弦变化的模拟量信号，经过输入信号调理模块进行滤波等处理后仍为正弦信号，因而不能直接输入至FPGA，需要将正弦信号变为电平信号再输入至FPGA。将经过输入信号调理模块处理后的信号作为比较器的输入，再由FPGA给定比较器阈值信号(具体可由FPGA控制DA芯片输出某一幅值的电平信号)，经过比较器处理后，将正弦波转换为与其周期相同的脉冲波信号。设置恰当的阈值还具有滤除阈值以下存在于输入信号上的毛刺干扰信号。4、FPGA将经过比较器处理后产生脉冲信号输入至FPGA，若FPGA检测到A、B路有信号则进行0.92倍变频处理，若FPGA检测到C、D路有信号，则等频率输出。具体是：通过1MHz时钟进行计数，得到输入脉冲信号的高电平时间IP和一个周期的时间IT，若为A、B通道采用Taylor算法进行变频处理，若为C、D通道，则不处理，从而得到处理后待输出的高电平时间OP和一个周期的时间OT。通过1MHz时钟进行计数，当计数器小于OP时，FPGA通过DA控制器发送最大模拟量输出，当计数器大于OP小于OT，则发送最小模拟量，当计数器等于OT时，计数器清零，重新开始计数。根据变频时要求，输出频率为输入频率的0.92倍，即输出周期是输入周期的1.087倍。根据Taylor算法，将1.087进行变换，即1.087≈1+1/8-1/32-1/64+1/128+1/512，误差仅为0.00089。此时，输出信号高脉冲时间OP＝IP+(IP>>3)-(IP>>5)-(IP>>6)+(IP>>7)+(IP>>9)，输出信号整个周期时间OT＝IT+(IT>>3)-(IT>>5)-(IT>>6)+(IT>>7)+(IT>>9)。在FPGA中使用阻塞赋值语句，就可实时得到计算结果，不会造成时间域的延迟。5、STM32STM32的功能包括：本文档来自技高网...

【技术保护点】
1.一种基于Taylor算法的转速信号转换装置，其特征在于：包括比较器模块、FPGA、STM32、DA输出调理模块、RTC时钟模块、FLASH模块和电源模块；不同类型的两组速度传感器的模拟信号送入比较器模块，比较器模块根据FPGA给出的阈值信号将所述模拟信号转换为与其周期相同的脉冲信号，送入FPGA；FPGA对输入通道进行检测，对于不同类型的输入信号，分别选择变频输出、等频输出；所述变频输出的具体实现方式是通过时钟计数，得到输入脉冲信号的高电平时间IP和一个周期的时间IT，采用Taylor算法相应得到待输出的高电平时间OP和一个周期的时间OT；通过时钟计数，当计数器小于OP时，FPGA通过DA输出调理模块发送最大模拟量输出，当计数器大于OP小于OT，则通过DA输出调理模块发送最小模拟量输出，当计数器等于OT时，计数器清零，重新开始计数；STM32对RTC时钟模块进行时间设置和时间读取，提供给FPGA，同时采集由FPGA以FSMC通讯方式发送的通道信息和转速数据，并控制FLASH进行数据存储。

【技术特征摘要】
1.一种基于Taylor算法的转速信号转换装置，其特征在于：包括比较器模块、FPGA、STM32、DA输出调理模块、RTC时钟模块、FLASH模块和电源模块；不同类型的两组速度传感器的模拟信号送入比较器模块，比较器模块根据FPGA给出的阈值信号将所述模拟信号转换为与其周期相同的脉冲信号，送入FPGA；FPGA对输入通道进行检测，对于不同类型的输入信号，分别选择变频输出、等频输出；所述变频输出的具体实现方式是通过时钟计数，得到输入脉冲信号的高电平时间IP和一个周期的时间IT，采用Taylor算法相应得到待输出的高电平时间OP和一个周期的时间OT；通过时钟计数，当计数器小于OP时，FPGA通过DA输出调理模块发送最大模拟量输出，当计数器大于OP小于OT，则通过DA输出调理模块发送最小模拟量输出，当计数器等于OT时，计数器清零，重新开始计数；STM32对RTC时钟模块进行时间设置和时间读取，提供给FPGA，同时采集由FPGA以FSMC通讯方...

【专利技术属性】
技术研发人员：张鹏飞，李小峰，宋宇庭，李明华，
申请(专利权)人：西安翔迅科技有限责任公司，
类型：发明
国别省市：陕西,61