驱动电路以及显示装置制造方法及图纸

本发明专利技术提供一种能够抑制驱动信号的延迟的驱动电路以及显示装置。多个移位寄存器分别包括：输出用开关元件，其在第一被控制端子输入有规定的时钟信号，且其第二被控制端子与输出驱动信号的输出节点连接；第一输入用开关元件，其在第一被控制端子输入有在规定的置位期间变为高电平的置位信号，且其第二被控制端子与输出用开关元件的控制端子连接；及控制部，其进行控制使得在输入规定的控制信号时，向输出用开关元件的第二被控制端子赋予规定电位，规定的时钟信号的低电平的电位为比驱动信号的低电平的电位低的电位，在使输出节点的电位从高电平向低电平变化的规定的时钟信号的下降时间点，向控制部输入规定的控制信号。

【技术实现步骤摘要】
【国外来华专利技术】驱动电路以及显示装置
本专利技术涉及一种驱动电路以及显示装置。
技术介绍
近年来，作为平板显示器的代表的液晶显示器(LCD)不仅广泛用于中型面板或小型面板的领域还广泛用于TV用等大型面板的领域。对于这样的液晶显示器，广泛使用有源矩阵型的液晶显示装置。有源矩阵型的液晶显示装置的显示面板具备多个源极总线(影像信号线)、多个栅极总线以及像素形成部等。像素形成部设置于多个源极总线与多个栅极总线交叉的部位，并呈矩阵状配置。各像素形成部具备薄膜晶体管以及用于保持像素电压值的像素电容等。薄膜晶体管的栅极端子连接于穿过栅极总线与源极总线交叉的部位的栅极总线。此外，薄膜晶体管的源极端子连接于穿过该部位的源极总线。此外，有源矩阵型的液晶显示装置具备用于为了驱动栅极总线的驱动栅极驱动器以及源极总线的源极驱动器等。一个源极总线无法同时传递表示多行量的像素电压值的影像信号。因此，向呈矩阵状配置的像素形成部内的像素电容的影像信号的写入(充电)需要逐行依次实施。因此，栅极驱动器(驱动电路)呈连接有移位寄存器多级的构成以使在逐个规定期间依次选择多个栅极总线。栅极驱动器基于多个时钟信号，从各级的移位寄存器向各栅极总线依次输出驱动信号(参照专利文献1)。现有技术文献专利文献专利文献1：日本专利第5132818号公报
技术实现思路
本专利技术所要解决的技术问题但是，在如专利文献1所公开的现有的显示装置中，例如，在显示面板的一边侧设置栅极驱动器，横跨显示器的大致整个面地配置有栅极总线，因此，由于布线所引起的电阻成分以及寄生电容而会产生驱动信号的延迟，驱动信号的下降时间变长。特别是，若显示面板为大型则布线的长度也变长，从而存在有驱动信号的延迟变得更加显著的情况。本专利技术是鉴于所述实际情况而完成的，其目的在于，提供一种能够抑制驱动信号的延迟的驱动电路以及具备该驱动电路的显示装置。解决问题的方法在本专利技术的实施方式所涉及的驱动电路中，多个移位寄存器相互连接，并基于多个时钟信号向配置于显示面板的多个信号线中的各个信号线依次输出驱动信号，所述多个移位寄存器具有两个被控制端子间的导通状态由输入至控制端子的信号来控制的开关元件，所述多个移位寄存器分别具备：输出用开关元件，其在第一被控制端子输入有规定的时钟信号，且第二被控制端子与输出驱动信号的输出节点连接；第一输入用开关元件，其在第一被控制端子输入有在规定的置位期间变为高电平的置位信号，且第二被控制端子与所述输出用开关元件的控制端子连接；及控制部，其进行控制使得在输入规定的控制信号时，向所述输出用开关元件的所述第二被控制端子赋予规定电位，所述规定的时钟信号的低电平的电位为，比所述驱动信号的低电平的电位低的电位，在使所述输出节点的电位从高电平向低电平变化的所述规定的时钟信号的下降时间点，向所述控制部输入所述规定的控制信号。本专利技术的实施方式所涉及的显示装置具备本专利技术的实施方式所涉及的驱动电路。专利技术效果根据本专利技术，能够抑制驱动信号的延迟。附图说明图1为表示具备本实施方式的驱动电路的显示装置的主要部分的一个示例的示意图。图2为表示本实施方式的驱动电路内的移位寄存器的结构的第一实施例的电路图。图3为表示图2所示的移位寄存器的动作的一个示例的时序图。图4为表示本实施方式的驱动电路内的移位寄存器的结构的第二实施例的电路图。图5为表示图4所示的移位寄存器的动作的一个示例的时序图。图6为表示本实施方式的驱动电路内的移位寄存器的结构的第三实施例的电路图。图7为表示图6所示的移位寄存器的动作的一个示例的时序图。具体实施方式以下，基于附图对本专利技术的实施方式进行说明。图1为表示具备本实施方式的驱动电路的显示装置的主要部分的一个示例的示意图。本实施方式的显示装置例如为有源矩阵型的液晶显示装置。如图1所示，显示装置具备：作为驱动电路的栅极驱动器(也称作扫描信号线驱动电路)100、源极驱动器(也称作影像信号线驱动电路)200、及显示面板300等。另外，栅极驱动器100例如使用非晶硅、多结晶硅、微结晶硅、氧化物半导体等，并形成于显示面板300上。更具体而言，栅极驱动器100形成于透光性的像素基板(也称作有源矩阵基板、单元阵列基板)上。在显示面板300与源极驱动器200之间连接有多个(图1的示例中为j)的源极总线(影像信号线)SL1～SLj。此外，在显示面板300与栅极驱动器100之间连接有多个(图1的示例中为j)的栅极总线GL1～GLi。在多个源极总线与多个栅极总线交叉的部位分别设置有像素形成部。像素形成部呈矩阵状配置，并具备TFT(ThinFilmTransistor)以及用于保持像素电压值的像素电容等。源极驱动器200基于从未图示的显示控制电路输出的数字影像信号、源极启动脉冲信号、源极时钟信号等信号，向各源极总线SL1～SLj输出驱动用影像信号。栅极驱动器100具备多个移位寄存器10相互连接的移位寄存器组110。另外，在本说明书中，为了便于说明，将各移位寄存器10以及移位寄存器组110仅称作移位寄存器。栅极驱动器100基于从未图示的显示控制电路输出的栅极启动脉冲信号GSP、栅极结束脉冲信号GEP、时钟信号GCK等，按顺序向各栅极总线GL1～GLi输出驱动信号。为了便于说明，对于时钟信号GCK，将各相的时钟信号汇总成一个表示。另外，每1个垂直扫描期间都重复向各栅极总线GL1～GLi输出驱动信号。图2为表示本实施方式的驱动电路内的移位寄存器10的结构的第一实施例的电路图，图3为表示图2所示的移位寄存器10的动作的一个示例的时序图。如图2所示，移位寄存器10具备五个作为开关元件的薄膜晶体管M1～M5和一个电容器cap1等。此外，移位寄存器10具有端子CKA、S1、R1、R2、Gout、Qn。移位寄存器10根据四相的时钟信号进行动作。另外，在本说明书中，薄膜晶体管的漏极、源极以及栅极也分别被称作第一被控制端子、第二被控制端子以及控制端子。如图2所示，移位寄存器10具备：输出用薄膜晶体管M1，其在漏极输入有规定的时钟信号CKA，源极与输出驱动信号的输出节点(Gout)连接；第一输入用薄膜晶体管M3，其在漏极输入有规定的置位信号S1(Qn-2)，源极与输出用薄膜晶体管M1的栅极连接；及控制用薄膜晶体管M5，其漏极与输出用薄膜晶体管M1的源极连接，在源极施加有规定电位Vgl。规定电位Vgl为从输出节点(Gout)输出的驱动信号的低电平的电位。第一输入用薄膜晶体管M3的栅极与漏极连接。在输出用薄膜晶体管M1的栅极、源极间连接有电容器cap1。另外，控制用薄膜晶体管M5具有作为控制部的功能。第一输入用薄膜晶体管M3的源极与输出用薄膜晶体管M1的栅极的连接部位称作输出控制节点(netA)。此外，移位寄存器10具备：薄膜晶体管M2，其在漏极输入有规定的时钟信号CKA，源极与输出向其他的移位寄存器输出的输出信号的输出节点(Qn)连接，栅极连接于输出用薄膜晶体管M1的栅极；及第二输入用薄膜晶体管M4，其漏极连接于第一输入用薄膜晶体管M3的源极，在栅极输入有规定的复位信号R2，源极连接于规定电位Vpl。用Vgh表示时钟信号CKA的高电平的电位，用Vpl表示低电平的电位。置位信号S1为该移位寄存器的两级前的移位寄存器的输出信号Qn-2。此外，复位信号R2为该移位寄存本文档来自技高网...

【技术保护点】
1.一种驱动电路，是多个移位寄存器相互连接，并基于多个时钟信号向配置于显示面板的多个信号线中的各个信号线依次输出驱动信号的驱动电路，所述多个移位寄存器具有由输入至控制端子的信号来控制两个被控制端子间的导通状态的开关元件，所述驱动电路的特征在于，所述多个移位寄存器分别包括：输出用开关元件，在其第一被控制端子输入有规定的时钟信号，且其第二被控制端子与输出所述驱动信号的输出节点连接；第一输入用开关元件，在其第一被控制端子输入有在规定的置位期间变为高电平的置位信号，且其第二被控制端子与所述输出用开关元件的控制端子连接；及控制部，其进行控制以使在输入规定的控制信号时，向所述输出用开关元件的所述第二被控制端子赋予规定电位，所述规定的时钟信号的低电平的电位为，比所述驱动信号的低电平的电位低的电位，在使所述输出节点的电位从高电平向低电平变化的所述规定的时钟信号的下降时间点，向所述控制部输入所述规定的控制信号。

【技术特征摘要】
【国外来华专利技术】1.一种驱动电路，是多个移位寄存器相互连接，并基于多个时钟信号向配置于显示面板的多个信号线中的各个信号线依次输出驱动信号的驱动电路，所述多个移位寄存器具有由输入至控制端子的信号来控制两个被控制端子间的导通状态的开关元件，所述驱动电路的特征在于，所述多个移位寄存器分别包括：输出用开关元件，在其第一被控制端子输入有规定的时钟信号，且其第二被控制端子与输出所述驱动信号的输出节点连接；第一输入用开关元件，在其第一被控制端子输入有在规定的置位期间变为高电平的置位信号，且其第二被控制端子与所述输出用开关元件的控制端子连接；及控制部，其进行控制以使在输入规定的控制信号时，向所述输出用开关元件的所述第二被控制端子赋予规定电位，所述规定的时钟信号的低电平的电位为，比所述驱动信号的低电平的电位低的电位，在使所述输出节点的电位从高电平向低电平变化的所述规定的时钟信号的下降时间点，向所述控制部输入所述规定的控制信号。2.根据权利要求1所述的驱动电路，其特征在于，所述控制部具备：控制用开关元件，其第一被控制端子与所述输出用开关元件的所述第二被控制端子连接，在其第二被控制端子施加有所述驱动信号的低电平的电位，在使所述输出节点的电位从高电平向低电平变化的所述规定的时钟信号的下降时间点，使所述控制用开关元件的两个被控制端子间导通的所述规定的控制信号被输出至所述控制用开关元件的控制端子。3.根据权利要求2所述的驱动电路，其特征在于，所述多个移位寄存器分别包括：第二输入用开关元件，其第一被控制端子与输出控制节点连接，并在其第二被控制端子施加有低电平的电位，在其控制端子输入有在规定的复...

【专利技术属性】
技术研发人员：高桥佳久，
申请(专利权)人：堺显示器制品株式会社，
类型：发明
国别省市：日本,JP