管芯上曲面细分分配制造技术

可使用本地曲面细分工作重新分配来增加图形处理器的曲面细分处理速率。重新分配机制可避免对大型管芯上缓冲器的需要，并且由于分配是本地的，因此在一些实施例中还可以避免使用片外存储器访问引起的性能和功率损失。

【技术实现步骤摘要】
【国外来华专利技术】管芯上曲面细分分配
技术介绍
在图形处理单元(GPU)中提供竞争几何处理性能通常涉及多个并行、并发的几何处理固定功能流水线(GPP)。这些GPP(有时也称为SMM、几何和设置固定功能流水线、或预曲面细分(tessellation)和后曲面细分流水线)包括OpenGL渲染流水线(RP)中的可编程着色器与固定功能级的混合。请参阅开放图形语言规范(“OpenGL”)，请参阅OpenGL规范4.2。曲面细分包括补块(patch)图元(primitive)(也称为“对象”)，以及计算其顶点的顶点值。曲面细分控制着色器可通过指定曲面细分因子来确定要进行多少曲面细分。可在应用级定义每个补块的顶点数量。补块对象可以是三角形或四边形(其为正方形)。曲面细分涉及将与输入补块图元相关联的参数域细分为三角形图元集并计算经曲面细分域的点(与那些三角形图元的角一致)处的顶点值。输入补块图元可与三角形或四边形参数域相关联。曲面细分控制着色器可通过指定针对每个补块的曲面细分因子集来确定将域细分为三角形的精细程度。曲面细分评估着色器可随后使用与输入补块图元相关联的输入控制点集以及经曲面细分域点处的域参数来计算顶点值。可在应用级定义与补块图元相关联的输入控制点的数量。并行渲染图形架构的典型问题是如何在维持严格的有序三维(3D)流水线渲染模型的同时利用并行GPP以及渲染或光栅化流水线(RP)。涉及的主要问题是渲染过程期间应用供给的“对象空间”几何图元向经渲染图像上的任意映射，其中“排序-中间(Sort-Middle)”架构已被业界有效地利用。在此方案中，GPU首先经由并行GPP对对象空间图元的任意分布的子集(“批次”)执行完全几何处理。然后，所得屏幕空间图元随后被恰当地重新排序(即，在时间上排序)，并基于每个RP拥有的屏幕空间区域而经由光栅化交叉开关被分配给RP。在设计中增加GPP的数量(N)将典型地需要每个GPP的输出处的更深的缓冲器，以便在GPP“等待轮到它”向光栅化交叉开关输出时提供足够的GPP输出缓冲。此处，GPP输出缓冲器的大小很可能会被调整为其他(N-1)GPP将其批次排出到交叉开关所花费的平均时间。如果没有提供足够的缓冲，则整体几何吞吐量趋向于降低到单个GPP的吞吐量，因为“等待轮到它们”的GPP将很快停止，因为它们在等待时不会被排出，并且当轮到它们时，它们将以GPP处理速率(比交叉开关速率慢)向交叉开关输出。附图说明参照以下附图描述一些实施例：图1是根据一个实施例的管芯上曲面细分的架构描绘；图2是根据一个实施例的TEFE与TEBE之间的流的更详细描绘；图3是针对一个实施例的TEFE流程图；图4是针对一个实施例的DPM生成器流程图；图5A和5B是根据一个实施例的针对TEBE的流程图；图6是根据一个实施例的处理系统的框图；图7是根据一个实施例的处理器的框图；图8是根据一个实施例的图形处理器的框图；图9是根据一个实施例的图形处理引擎的框图；图10是图形处理器的另一实施例的框图；图11是根据一个实施例的线程执行逻辑的描绘；图12是根据一些实施例的图形处理器指令格式的框图；图13是图形处理器的另一实施例的框图；图14A是根据一些实施例的图形处理器命令格式的框图；图14B是示出了根据一些实施例的图形处理器命令序列的框图；图15是根据一些实施例的示例性图形软件架构的描绘；图16是示出了根据一些实施例的IP核开发系统的框图；图17是示出了根据一些实施例的示例性芯片上系统集成电路的框图；图18是根据一个实施例的芯片上系统中的图形处理器的框图；以及图19是根据一个实施例的另一图形处理器的框图。具体实施方式可使用本地曲面细分工作重新分配来增加GPU的曲面细分处理速率。重新分配机制可避免对大型管芯上缓冲器的需要，并且由于分配是本地的，因此在一些实施例中还可以避免使用片外存储器访问引起的性能和功率惩罚。在一些实施例中，曲面细分处理可完全在芯片上完成(即，在图形处理器集成电路上完成)，而不需要访问并非包括在图形处理器集成电路上的外部存储器。在一些实施例中，作为将预曲面细分结果写入存储器并随后跨曲面细分流水线重新分配那些结果的替代，添加曲面细分重新分配能力以跨GPP的曲面细分级直接分配补块，而不消耗任何片外存储器带宽。如图1所示，集成电路图形处理器10的固定功能曲面细分级被划分为执行补块剔除和补块传输的曲面细分前端(TEFE)逻辑块20，以及执行补块接受和补块曲面细分的曲面细分后端(TEBE)逻辑块22。曲面细分重新分配总线(TRB)24执行从源GPP的TEFE到一个或多个目的地GPP的TEBE的补块重新分配。例如，基于诸如设备布局图中的位置之类的准则为GPP分配连续的GPP标识符(ID)值，或者可在设备复位之后利用可编程值加载GPPID。每个GPP可知晓其GPPID。根据一个实施例，这些GPPID建立GPP的连续排序，其中排序从最高编号的GPP环绕到最低编号的GPP，形成GPPID的循环。然而，也构想到其他排序方案。如图2所示，TEFE块20接收(a)对补块对象的引用(以“补块句柄”的形式)26和(b)标记一批输入补块对象的结束的指示(“批次结束”)28来作为预曲面细分流水线内的输入。输入补块句柄是用于从GPU本地(“管芯上”)存储器读取与补块相关联的某些控制信息的指针。例如，控制信息可包括曲面细分因子集。此控制信息(其典型地是与传入的补块相关联的数据的小子集)足以执行“补块剔除”计算30，计算30确定补块是否将不生成任何经曲面细分的三角形输出(即，“被剔除”)。作为示例，如果一个或多个曲面细分因子为零，则可认为补块被剔除。如果确定要剔除补块，则在32处丢弃补块而不进行任何进一步处理。否则，将补块句柄转发到经分配补块消息(DPM)生成器34。使用GPPID，本应按应用发出的次序处理的补块可被并行处理，随后以正确的应用指定序列被重新排序。在接收到批次结束指示之际，TEFEDPM生成器检查由DPM处理器38在其对应的TEBE块22中生成的输出启用信号36。当轮到包含TEFE块通过TRB24向TEBE分配补块时，此输出启用信号通知DPM生成器。如果此信号被解除断言(deasserted)，则DPM生成器将停止，直到此信号被断言。如果此信号被断言，则DPM生成器生成经分配补块消息(DPM)，并通过TRB24将此消息广播到所有TEBE。DPM消息包含：(a)来自DPM缓冲器(即，补块句柄的数量)的补块句柄的时间排序列表(即，基于应用的提交时间来排序)；(b)补块句柄列表的大小；以及(c)传送中GPP的GPPID40。DPM生成器随后向TEBEDPM处理器断言输出完成信号42，进而使输出启用信号被解除断言。每个TEBE分析DPM消息以确定其是否受消息影响。每个TEBE块包括“下一TEBE”状态44，该“下一TEBE”状态包含与被选择用于接收下一连续经分配补块的TEBE块相关联的GPP的GPPID值。GPP中的下一TEBE值被初始化为与复位46处相同的值，其中初始值是静态的但可以是可编程的。如下所述，在完成处理DPM消息后，所有TEBE块将其下一TEBE状态更新为同一值。DPM消息由每个GPP中的TEBEDPM处理器接收、缓冲和处理，该TEBEDPM处本文档来自技高网...

【技术保护点】
1.一种方法，包括：在包括图形处理器的集成电路中在并行互连几何处理固定功能单元之间重新分配补块，而无需访问所述集成电路外部的存储器。

【技术特征摘要】
【国外来华专利技术】2016.08.29 US 15/249,8531.一种方法，包括：在包括图形处理器的集成电路中在并行互连几何处理固定功能单元之间重新分配补块，而无需访问所述集成电路外部的存储器。2.如权利要求1所述的方法，其特征在于，进一步包括创建并行经标识几何处理固定功能流水线的有序列表。3.如权利要求2所述的方法，其特征在于，包括在所述互连几何处理固定功能流水线之间共享所述列表。4.如权利要求3所述的方法，其特征在于，包括跨所述几何处理固定功能流水线共享正被处理的补块句柄的状态。5.如权利要求4所述的方法，其特征在于，包括使用所述共享列表和所述共享状态来在所述几何处理固定功能流水线的每一个中标识哪个几何处理固定功能流水线用于处理下一补块句柄。6.如权利要求5所述的方法，其特征在于，包括将所述流水线分裂为分开的前端和后端。7.如权利要求6所述的方法，其特征在于，包括提供从每个前端到每个后端的通信路径。8.如权利要求7所述的方法，其特征在于，包括向所有后端广播被指定用于接收下一补块句柄的后端的标识符。9.一种或多种非瞬态计算机可读介质，其存储被执行以执行包括以下操作的序列的指令：在包括图形处理器的集成电路中在并行互连几何处理固定功能单元之间重新分配补块，而无需访问所述集成电路外部的存储器。10.如权利要求9所述的介质，其特征在于，进一步存储用于执行进一步包括以下操作的序列的指令：创建并行经标识几何处理固定功能流水线的有序列表。11.如权利要求10所述的介质，其特征在于，进一步存储用于执行包括以下操作的序列的指令：在所述互连几何处理固定功能流水线之间共享所述列表。12.如权利要求11所述的介质，其特征在于，进一步存储用于执行包括以下操作的序列的指令：跨所述几...

【专利技术属性】
技术研发人员：P·L·多伊尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US