一种阵列基板及其制作方法技术

本申请提出了一种阵列基板及其制作方法。所述阵列基板包括衬底以及薄膜晶体管。所述薄膜晶体管的有源层包括：第一区域，包括掺杂有第一离子的源漏极掺杂区和设置在所述源漏极掺杂区之间的未进行离子掺杂的沟道区。以及第二区域，所述第二区域至少包围所述沟道区未与所述源漏极掺杂区接触的侧边，所述第二区域掺杂有第二离子，所述第一区域与所述第二区域形成PN结。本申请通过设置一至少包围沟道区未与源漏极掺杂区接触的侧边的第二区域，以减小沟道区所受到的弯曲应力，提高薄膜晶体管的抗弯曲特性。

【技术实现步骤摘要】
一种阵列基板及其制作方法
本申请涉及显示领域，特别涉及一种阵列基板及其制作方法。
技术介绍
采用低温多晶硅技术(LowTemperaturePoly-silicon，LTPS)制备的阵列基板具有较高的载流子迁移率，因此成为柔性显示面板的驱动背板的首选。然而，阵列基板的薄膜晶体管器件结构中采用经过图案化的有源层作为主动层，这类结构具有如下缺陷：在受到弯曲应力的作用下，有源层的沟道的边缘会发生应力集中，对薄膜晶体管器件电性产生不良的影响，进而影响显示面板的正常显示。因此，目前亟需一种阵列基板及其制作方法以解决上述问题。
技术实现思路
本申请提供一种阵列基板及制作方法，以解决现有阵列基板在受到弯曲应力时，有源层的沟道的边缘会发生应力集中，进而对薄膜晶体管器件电性产生不良的影响。为解决上述问题，本申请提供的技术方案如下：本申请提供了一种阵列基板，包括衬底以及设置在所述衬底上的薄膜晶体管，所述薄膜晶体管的有源层包括：第一区域，包括掺杂有第一离子的源漏极掺杂区和设置在所述源漏极掺杂区之间的未进行离子掺杂的沟道区；以及第二区域，所述第二区域至少包围所述沟道区未与所述源漏极掺杂区接触的侧边，所述第二区域本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括衬底以及设置在所述衬底上的薄膜晶体管，所述薄膜晶体管的有源层包括：第一区域，包括掺杂有第一离子的源漏极掺杂区和设置在所述源漏极掺杂区之间的未进行离子掺杂的沟道区；以及第二区域，所述第二区域至少包围所述沟道区未与所述源漏极掺杂区接触的侧边，所述第二区域掺杂有第二离子，所述第一区域与所述第二区域形成PN结。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括衬底以及设置在所述衬底上的薄膜晶体管，所述薄膜晶体管的有源层包括：第一区域，包括掺杂有第一离子的源漏极掺杂区和设置在所述源漏极掺杂区之间的未进行离子掺杂的沟道区；以及第二区域，所述第二区域至少包围所述沟道区未与所述源漏极掺杂区接触的侧边，所述第二区域掺杂有第二离子，所述第一区域与所述第二区域形成PN结。2.根据权利要求1所述的阵列基板，其特征在于，所述第一区域与所述第二区域的导电类型不同。3.根据权利要求1所述的阵列基板，其特征在于，所述第一离子与所述第二离子的元素种类不同。4.根据权利要求1所述的阵列基板，其特征在于，所述第一区域与所述第二区域的厚度相等。5.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管还包括设置在所述有源层上的栅绝缘层以及设置在所述栅绝缘层上的栅极层；在俯视条件下，所述栅极层的图案覆盖所述沟道区的图案。6.根据权利要求1所述的阵列基板，其特征在于，所述第二区域包围所述第一区域。7.一种阵列基板的制作方法，其特征在于，包括：步骤S10、提供一衬底，并在所述衬底上形成多晶硅层，所述多晶硅层包括第...

【专利技术属性】
技术研发人员：王威，黄情，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：湖北,42