一种带有屏蔽栅的超结IGBT制造技术

本实用新型专利技术公开了一种带有屏蔽栅的超结IGBT，其包括半导体基板，元胞区以及终端保护区，半导体基板包括第二导电类型集电极区、第一导电类型场终止层和至少一层的第一导电类型外延层；元胞区包括若干个相互并联连接的元胞，其包括若干个元胞沟槽以及填充于元胞沟槽内的栅极导电多晶硅和屏蔽栅，元胞沟槽相对栅极导电多晶硅的槽口两侧和侧壁上设有第七氧化层，栅极导电多晶硅和屏蔽栅之间设有第五氧化层，元胞沟槽相对屏蔽栅的底部和侧壁上设有第四氧化层；第一导电类型外延层内还设置有P柱，P柱的一端连接第二导电类型阱层，另一端朝向第一导电类型场终止层延伸。本实用新型专利技术采用屏蔽栅结构，降低了米勒电容，从而降低开关损耗。

【技术实现步骤摘要】
一种带有屏蔽栅的超结IGBT
本技术涉及功率半导体器件
，尤其涉及一种带有屏蔽栅的超结IGBT。
技术介绍
绝缘栅双极型晶体管(InsulatedGateBipolarTransistor,IGBT)作为高压大功率电力电子器件中的主流产品，随着其结构的不断更新换代,其应用范围也越来越广。IGBT的关键参数包括导通压降Vce、开关损耗Eoff以及短路承受时间Tsc。在实际应用中，我们的目标是获得尽可能低的导通压降Vce和开关损耗Eoff，以及更长的短路承受时间Tsc。超结技术在功率器件中的提出，打破了传统硅器件中降低导通压降和提高耐压的矛盾，在超结IGBT中，器件的N型基区是由P型高掺杂和N型高掺杂混合形成的结构，P型高掺杂区形成P柱，N型高掺杂区形成N柱，不同于普通功率器件中均匀掺杂的N型基区，由于超结IGBT在N型基区采用了N型和P型交替的深结，使得N型基区中的电场分布趋于均匀，从而使N型基区作为耐压区，单位长度耐压区能承受的电压得到大幅度的提升。然而，尽管超结IGBT在导通压降等方面有了很大的改善，但是随着应用的要求越来越高，对导通压降Vce及开关损耗Eoff的降低幅度要求越来越高，同时对短路安全工作区要求也越来越高，现有的IGBT器件也面临越来越多的挑战，因此如何进一步降低IGBT器件导通压降和开关损耗，同时进一步提高短路承受时间Tsc成为本
技术人员的重要研究方向。
技术实现思路
本技术的目的是针对现有技术中的上述不足，提供一种带有屏蔽栅的超结IGBT，进一步降低器件的导通压降和开关损耗，同时进一步提高短路承受时间。本技术用于解决以上技术问题的技术方案为：提供一种带有屏蔽栅的超结IGBT，包括半导体基板、位于所述半导体基板上的元胞区以及位于所述元胞区外圈的终端保护区，所述半导体基板包括第二导电类型集电极区，以及依次设于所述第二导电类型集电极区上方的第一导电类型场终止层和至少一层的第一导电类型外延层，所述至少一层的第一导电类型外延层远离所述第二导电类型集电极区的上表面形成第一主面，所述至少一层的第一导电类型外延层内还设置有紧邻所述第一主面设置的第二导电类型阱层；所述元胞区包括若干个相互并联连接的元胞，所述元胞包括：若干个元胞沟槽，其一端设于所述第一主面上，另一端延伸至所述第一导电类型外延层内,所述元胞沟槽的深度深于所述第二导电类型阱层；栅极导电多晶硅，其填充于每一所述元胞沟槽内，所述栅极导电多晶硅覆盖所述元胞沟槽槽口并沿所述第一主面朝向所述元胞沟槽的槽口两侧延伸形成栅极导电多晶硅延伸部；所述元胞沟槽相对所述栅极导电多晶硅的槽口两侧和侧壁上设有第七氧化层；屏蔽栅，其设于所述栅极导电多晶硅下方，所述栅极导电多晶硅和屏蔽栅之间设有第五氧化层；所述元胞沟槽相对所述屏蔽栅的底部和侧壁上设有第四氧化层；所述至少一层的第一导电类型外延层内还设置有P柱，所述P柱的一端连接所述第二导电类型阱层，所述P柱的另一端朝向第一导电类型场终止层延伸。其中，所述P柱远离所述第二导电类型阱层的一端设于所述第一导电类型场终止层内并于所述第一导电类型场终止层连接。其中，所述第二导电类型阱层内设置有第一导电类型发射极区，所述第一导电类型发射极区位于所述第二导电类型阱层上部且紧邻所述栅极导电多晶硅延伸部设置。其中，所述第一导电类型外延层内还设置有位于所述第二导电类型阱层下方的P+层，所述第一导电类型外延层与所述第二导电类型阱层和P+层之间设置有载流子存储层。其中，所述第二导电类型阱层上设置有绝缘介质层，所述绝缘介质层上开设有位于所述栅极导电多晶硅延伸部两侧的接触孔，所述接触孔贯穿所述绝缘介质层并经所述第一导电类型发射极区后延伸至所述P+层内。其中，所述绝缘介质层上设置有金属连线，所述金属连线朝向所述绝缘介质层的一侧朝向所述接触孔内延伸并填充所述接触孔，用于与所述第一导电类型发射极区和P+层形成欧姆接触。其中，所述至少一层的第一导电类型外延层包括依次设于第一导电类型场终止层上方的第一导电类型第一外延层、第一导电类型第二外延层、第一导电类型第三外延层、第一导电类型第四外延层和第一导电类型第五外延层，所述第一导电类型第五外延层的上表面形成所述第一主面。实施本技术提供的一种带有屏蔽栅的超结IGBT，具有以下有益效果：所述超结IGBT采用屏蔽栅结构，降低了米勒电容，从而提高开通及关断速度，降低了开关损耗；同时，本技术采用的超结结构可以降低漂移区电阻率，从而降低导通压降，且超结结构和第二导电类型阱层相连，在关断过程中，会大幅度提高载流子的抽取速度，从而进一步大幅度降低开关损耗。附图说明下面将结合附图及实施例对本技术作进一步说明，附图中：图1为本技术实施例提供的超结IGBT的剖面示意图；图2～图12为图1中超结IGBT具体的制造过程的工艺剖面图；上述附图中的标记均为：1、第二导电类型集电极区；2、第一导电类型场终止层；3、第一导电类型外延层；31、第一导电类型第一外延层；32、第一导电类型第二外延层；33、第一导电类型第三外延层；34、第一导电类型第四外延层；35、第一导电类型第五外延层；41、第二导电类型阱层；42、P+层；43、载流子存储层；44、第一导电类型发射极区；51、元胞沟槽；52、栅极导电多晶硅；53、屏蔽栅；54、栅极导电多晶硅延伸部；55、第四氧化层；56、第五氧化层；57、第七氧化层；6、P柱；7、绝缘介质层；71、接触孔；72、金属连线；73、金属线窗口；8、钝化层；11、第一主面；12、第二主面；9、第二金属层；91、第二导电类型深结。具体实施方式为了使本领域技术人员能够更加清楚地理解本技术，下面将结合附图及具体实施例对本技术做进一步详细的描述。图1是本技术实施例提供的超结IGBT的剖面示意图，如图1所示，所述超结IGBT包括半导体基板、位于所述半导体基板上的元胞区，以及位于所述元胞区外圈的终端保护区，所述终端保护区包围环绕元胞区，所述终端保护区可以采用现有常规的终端保护区结构，本实施例并不限定。所述半导体基板包括：第二导电类型集电极极区1，以及依次设置于第二导电类型集电极极区1上方的第一导电类型场终止层2和至少一层的第一导电类型外延层3。具体的，第一导电类型外延层3包括依次设于第一导电类型场终止层2上方的第一导电类型第一外延层31、第一导电类型第二外延层32、第一导电类型第三外延层33、第一导电类型第四外延层34和第一导电类型第五外延层35，且第一导电类型场终止层2的掺杂浓度大于第一导电类型第一外延层31的掺杂浓度。第一导电类型第五外延层35远离第二导电类型集电极极区1的表面为所述半导体基板的第一主面11，第二导电类型集电极极区1的表面为所述半导体基板的第二主面12，即所述半导体基板具有相对设置的第一主面11和第二主面12。第一导电类型第五外延层35内还设有位于第一导电类型第五外延层35上部的第二导电类型阱层41和位于第二导电类型阱层41下方的P+层42。第一导电类型第四外延层34与第二导电类型阱层41和P+层42之间还设置有载流子存储层43，载流子存储层43用于阻止并存储P+层42发射过来的空穴，进而显著降低导通压降；由于载流子存储层43紧邻P+层42设置本文档来自技高网...

【技术保护点】
1.一种带有屏蔽栅的超结IGBT，包括半导体基板、位于所述半导体基板上的元胞区以及位于所述元胞区外圈的终端保护区，所述半导体基板包括第二导电类型集电极区，以及依次设于所述第二导电类型集电极区上方的第一导电类型场终止层和至少一层的第一导电类型外延层，所述至少一层的第一导电类型外延层远离所述第二导电类型集电极区的上表面形成第一主面，所述至少一层的第一导电类型外延层内还设置有紧邻所述第一主面设置的第二导电类型阱层；所述元胞区包括若干个相互并联连接的元胞，其特征在于，所述元胞包括：若干个元胞沟槽，其一端设于所述第一主面上，另一端延伸至所述第一导电类型外延层内,所述元胞沟槽的深度深于所述第二导电类型阱层；栅极导电多晶硅，其填充于每一所述元胞沟槽内，所述栅极导电多晶硅覆盖所述元胞沟槽槽口并沿所述第一主面朝向所述元胞沟槽的槽口两侧延伸形成栅极导电多晶硅延伸部；所述元胞沟槽相对所述栅极导电多晶硅的槽口两侧和侧壁上设有第七氧化层；屏蔽栅，其设于所述栅极导电多晶硅下方，所述栅极导电多晶硅和屏蔽栅之间设有第五氧化层；所述元胞沟槽相对所述屏蔽栅的底部和侧壁上设有第四氧化层；所述至少一层的第一导电类型外延层内还设置有P柱，所述P柱的一端连接所述第二导电类型阱层，所述P柱的另一端朝向第一导电类型场终止层延伸。...

【技术特征摘要】
1.一种带有屏蔽栅的超结IGBT，包括半导体基板、位于所述半导体基板上的元胞区以及位于所述元胞区外圈的终端保护区，所述半导体基板包括第二导电类型集电极区，以及依次设于所述第二导电类型集电极区上方的第一导电类型场终止层和至少一层的第一导电类型外延层，所述至少一层的第一导电类型外延层远离所述第二导电类型集电极区的上表面形成第一主面，所述至少一层的第一导电类型外延层内还设置有紧邻所述第一主面设置的第二导电类型阱层；所述元胞区包括若干个相互并联连接的元胞，其特征在于，所述元胞包括：若干个元胞沟槽，其一端设于所述第一主面上，另一端延伸至所述第一导电类型外延层内,所述元胞沟槽的深度深于所述第二导电类型阱层；栅极导电多晶硅，其填充于每一所述元胞沟槽内，所述栅极导电多晶硅覆盖所述元胞沟槽槽口并沿所述第一主面朝向所述元胞沟槽的槽口两侧延伸形成栅极导电多晶硅延伸部；所述元胞沟槽相对所述栅极导电多晶硅的槽口两侧和侧壁上设有第七氧化层；屏蔽栅，其设于所述栅极导电多晶硅下方，所述栅极导电多晶硅和屏蔽栅之间设有第五氧化层；所述元胞沟槽相对所述屏蔽栅的底部和侧壁上设有第四氧化层；所述至少一层的第一导电类型外延层内还设置有P柱，所述P柱的一端连接所述第二导电类型阱层，所述P柱的另一端朝向第一导电类型场终止层延伸。2.根据权利要求1所述的超结IGBT，其特征在于，所述P柱远离所述第二导电类型阱层的...

【专利技术属性】
技术研发人员：秦旭光，吉炜，
申请(专利权)人：惠州市乾野微纳电子有限公司，
类型：新型
国别省市：广东,44