一种时钟信号发生装置及方法制造方法及图纸

一种时钟信号发生装置及方法，通过按键输入模块获取待输出的信号频率，FPGA现场可编程门阵列根据信号频率产生频率控制码；通过FPGA现场可编程门阵列将频率控制码发送到DDS频率合成器，采用频率控制寄存器通过串行或并行的方式装载并寄存频率控制码；通过相位累加器对频率控制码在每个时钟周期内进行相位累加产生相位值；通过正弦计算器对相位值计算正弦波幅度产生数字化正弦波时钟信号。通过D/A转换器将数字化的正弦波时钟信号转换为模拟信号，并通过低通滤波器对模拟信号进行低通滤波，将低通滤波后的模拟信号通过SMA接口输出。支持35MHz～4GHz范围任意点频的时钟信号输出产生，使用灵活，适用于野外恶劣环境下的测试，测量或标校等。

【技术实现步骤摘要】
一种时钟信号发生装置及方法
本专利技术实施例涉及时钟信号处理
，具体涉及一种时钟信号发生装置及方法。
技术介绍
时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新，是有固定周期并与运行无关的信号量。时钟信号有固定的时钟频率，时钟频率是时钟周期的倒数。在电子和尤其是信号的同步数字电路，时钟信号是信号的一种特殊信号振荡之间的高和低的状态，信号的利用像一个节拍器协调行动的数字电路，数字时钟信号基本上是方波电压，只有两个电平，一是低电平，另一个是高电平。高电平可以根据电路的要求而不同，例如TTL标准的高水平是5V。常见的时钟信号是在与50％的占空比，也就是说，高电平和低电平的持续时间是一样的，通常是一个固定的常数频率方波的形式。电路使用时钟信号的同步可能会变得活跃在任一上升沿，下降沿，或在双数据速率，在上升和下降边缘的时钟周期，可以根据数字电路使用需要提供出任何时钟频率。目前，市场上的大部分时钟信号源存在体积较大、携带不方便、需要外部供电、造价较高等方面的问题，不方便使用者在野外恶劣环境下进行测试、测量或标校。
技术实现思路
为此，本专利技术实施例提供一种时钟信号发生装置及方法，支持35MHz～4GHz范围内任意点频的正弦波时钟信号的输出产生，体积小、携带方便、使用灵活，适用于野外恶劣环境下的测试，测量或标校等。为了实现上述目的，本专利技术的实施方式提供如下技术方案：一种时钟信号发生装置，包括设有Nios嵌入式处理器的FPGA现场可编程门阵列，所述FPGA现场可编程门阵列集成有Cyclone芯片，所述FPGA现场可编程门阵列连接有按键输入模块和DDS频率合成器，所述按键输入模块用于向所述FPGA现场可编程门阵列输入信号频率并使所述FPGA现场可编程门阵列产生频率控制码；所述DDS频率合成器包括频率控制寄存器、相位累加器和正弦计算器；所述频率控制寄存器用于通过串行或并行的方式装载并寄存所述频率控制码；所述相位累加器用于对所述频率控制码在每个时钟周期内进行相位累加产生相位值；所述正弦计算器用于通过对所述相位值计算正弦波幅度产生数字化正弦波时钟信号。作为时钟信号发生装置的优选方案，还包括电池模块，所述电池模块与所述FPGA现场可编程门阵列连接，电池模块用于对时钟信号发生装置进行供电。作为时钟信号发生装置的优选方案，所述电池模块连接有电源管理模块，所述电源管理模块与所述FPGA现场可编程门阵列连接，电源管理模块用于对电池模块的电量信息进行管理；所述电源管理模块连接有USB充电接口。作为时钟信号发生装置的优选方案，还包括显示模块，所述显示模块与所述FPGA现场可编程门阵列通过SPI总线接口连接，显示模块用于对时钟信号发生装置的电量信息、参数设置状态信息进行显示。作为时钟信号发生装置的优选方案，所述DDS频率合成器连接有D/A转换器，所述D/A转换器连接有低通滤波器，所述D/A转换器用于将数字化的正弦波时钟信号转换为模拟信号；所述低通滤波器用于对模拟信号进行低通滤波。作为时钟信号发生装置的优选方案，所述低通滤波器至少连接一个SMA接口，所述SMA接口用于输出低通滤波后的模拟信号。本专利技术实施例还提供一种时钟信号发生方法，采用上述的时钟信号发生装置，时钟信号发生方法包括以下步骤：通过按键输入模块获取待输出的信号频率，FPGA现场可编程门阵列根据所述信号频率产生频率控制码；通过FPGA现场可编程门阵列将所述频率控制码发送到DDS频率合成器，采用频率控制寄存器通过串行或并行的方式装载并寄存所述频率控制码；通过相位累加器对所述频率控制码在每个时钟周期内进行相位累加产生相位值；通过正弦计算器对所述相位值计算正弦波幅度产生数字化正弦波时钟信号。作为时钟信号发生方法的优选方案，还包括以下步骤，通过D/A转换器将数字化的正弦波时钟信号转换为模拟信号，并通过低通滤波器对所述模拟信号进行低通滤波，将低通滤波后的模拟信号通过SMA接口输出。作为时钟信号发生方法的优选方案，还包括以下步骤，通过电池模块对FPGA现场可编程门阵列、DDS频率合成器、D/A转换器和低通滤波器进行供电，调用电源管理模块对电池模块的电量信息进行管理，所述电源管理模块连接有USB充电接口。作为时钟信号发生方法的优选方案，调用显示模块对所述电池模块的电量信息、FPGA现场可编程门阵列参数设置状态信息进行显示，FPGA现场可编程门阵列通过SPI总线接口与所述显示模块进行数据传输。本专利技术的实施方式具有如下优点：时钟信号产生模块小型化设计，完成35MHz～4GHz正弦信号输出；采用低功耗器件进行设计，保证电池模块供电工作时间；集成了电池模块、电源管理模块，充电电路设计等；集成显示屏设计，完成状态显示、电量显示、参数设置状态信息显示等；在有限的尺寸结构内完成输入按键的设计，配套参数设置。支持35MHz～4GHz范围内任意点频的正弦波信号的输出产生，对应设备具有体积小、携带方便、使用灵活等优势，适用于野外恶劣环境下的测试，测量或标校等。附图说明为了更清楚地说明本专利技术的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。图1为本专利技术实施例中提供的一种时钟信号发生装置结构示意图；图2为本专利技术实施例中提供的一种时钟信号发生方法流程示意图；图中：1、Nios嵌入式处理器；2、FPGA现场可编程门阵列；3、按键输入模块；4、DDS频率合成器；5、频率控制寄存器；6、相位累加器；7、正弦计算器；8、电池模块；9、电源管理模块；10、显示模块；11、D/A转换器；12、低通滤波器；13、SMA接口；14、USB充电接口。具体实施方式以下由特定的具体实施例说明本专利技术的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本专利技术的其他优点及功效，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例中涉及的英文缩写的具体含义如下：Nios：阿尔特拉公司专为altera的系列FPGA开发的软核处理器；Cyclone：阿尔特拉公司FPGA飓风系列；FPGA：Field－ProgrammableGateArray，即现场可编程门阵列；DDS：DirectDigitalSynthesizer，数字式频率合成器；USB：UniversalSerialBus，通用串行总线；SMA：Sub-Miniature-A，无线电天线接口；SPI：SerialPeripheralInterface，串行外设接口；D/A：Digital/Analog，数字/模拟。参见图1，本专利技术实施例提供一种时钟信号发生装置，包括设有Nios嵌入式处理器1的FPGA现场可编程门阵列2，所述FPGA现场可编程门阵列2集成有Cyclone芯片，所述FPGA现场可编程门阵列2连接有按键输入模块3和DDS频率合成器4，所述按键输入模块3用于向所述FPGA现场可编程门阵列2输入信号频率并使所述FPGA现场可编程门阵列2产生本文档来自技高网...

【技术保护点】
1.一种时钟信号发生装置，其特征在于，包括设有Nios嵌入式处理器(1)的FPGA现场可编程门阵列(2)，所述FPGA现场可编程门阵列(2)集成有Cyclone芯片，所述FPGA现场可编程门阵列(2)连接有按键输入模块(3)和DDS频率合成器(4)，所述按键输入模块(3)用于向所述FPGA现场可编程门阵列(2)输入信号频率并使所述FPGA现场可编程门阵列(2)产生频率控制码；所述DDS频率合成器(4)包括频率控制寄存器(5)、相位累加器(6)和正弦计算器(7)；所述频率控制寄存器(5)用于通过串行或并行的方式装载并寄存所述频率控制码；所述相位累加器(6)用于对所述频率控制码在每个时钟周期内进行相位累加产生相位值；所述正弦计算器(7)用于通过对所述相位值计算正弦波幅度产生数字化正弦波时钟信号。

【技术特征摘要】
1.一种时钟信号发生装置，其特征在于，包括设有Nios嵌入式处理器(1)的FPGA现场可编程门阵列(2)，所述FPGA现场可编程门阵列(2)集成有Cyclone芯片，所述FPGA现场可编程门阵列(2)连接有按键输入模块(3)和DDS频率合成器(4)，所述按键输入模块(3)用于向所述FPGA现场可编程门阵列(2)输入信号频率并使所述FPGA现场可编程门阵列(2)产生频率控制码；所述DDS频率合成器(4)包括频率控制寄存器(5)、相位累加器(6)和正弦计算器(7)；所述频率控制寄存器(5)用于通过串行或并行的方式装载并寄存所述频率控制码；所述相位累加器(6)用于对所述频率控制码在每个时钟周期内进行相位累加产生相位值；所述正弦计算器(7)用于通过对所述相位值计算正弦波幅度产生数字化正弦波时钟信号。2.根据权利要求1所述的一种时钟信号发生装置，其特征在于，还包括电池模块(8)，所述电池模块(8)与所述FPGA现场可编程门阵列(2)连接，电池模块(8)用于对时钟信号发生装置进行供电。3.根据权利要求2所述的一种时钟信号发生装置，其特征在于，所述电池模块(8)连接有电源管理模块(9)，所述电源管理模块(9)与所述FPGA现场可编程门阵列(2)连接，电源管理模块(9)用于对电池模块(8)的电量信息进行管理；所述电源管理模块(9)连接有USB充电接口(14)。4.根据权利要求1所述的一种时钟信号发生装置，其特征在于，还包括显示模块(10)，所述显示模块(10)与所述FPGA现场可编程门阵列(2)通过SPI总线接口连接，显示模块(10)用于对时钟信号发生装置的电量信息、参数设置状态信息进行显示。5.根据权利要求1所述的一种时钟信号发生装置，其特征在于，所述DDS频率合成器(4)连接有D/A转换器(11)，所述D/A转换器(11)连接有低通滤波器(12)，所述D/A转换器(11)...

【专利技术属性】
技术研发人员：张勐，
申请(专利权)人：北京昊海雅正科技有限公司，
类型：发明
国别省市：北京,11