一种高精度随机跳频DDS频率合成器制造技术

本发明专利技术公开了一种高精度随机跳频DDS频率合成器，属于信号源技术领域。本发明专利技术包括FPGA主控模块、DDS芯片、PLL参考源模块、电源管理模块、低通滤波器。本发明专利技术能够很快的得出所需频率控制字，将跳频时间减少至百纳秒内，大大提升性能，并通过在FPGA内实现伪随机序数，实现随机跳频；采用DDS芯片AD9914的可编程调制模式提高频率精度；让需要更新的频率控制字计算更快，寄存器个数变少，并通过并行口下发控制字，实现快速频率跳变；通过利用LFSR线性反馈移位寄存器产生伪随机数，计算得到随机频率点，通过FPGA内部运算得到随机频率控制字，从而实现随机跳频。

A High Precision Random Frequency Hopping DDS Frequency Synthesizer

The invention discloses a high precision random frequency hopping DDS frequency synthesizer, which belongs to the technical field of signal source. The invention comprises a main control module of the FPGA, a DDS chip, a PLL reference source module, a power management module and a low-pass filter. The invention can quickly get the required frequency control word, reduce the frequency hopping time to 100 nanoseconds, greatly improve the performance, and realize random frequency hopping by realizing pseudo-random sequence in the FPGA; improve the frequency accuracy by using the programmable modulation mode of DDS chip AD9914; make the frequency control word needed to be updated faster, reduce the number of registers, and send down the control word through the parallel port. By using LFSR linear feedback shift register to generate pseudo-random number, the random frequency points can be calculated, and the random frequency control words can be obtained through internal operation of the FPGA, thus the random frequency hopping can be realized.

【技术实现步骤摘要】
一种高精度随机跳频DDS频率合成器
本专利技术属于信号源
，应用于微波信号源、雷达系统中，具体涉及一种高精度随机跳频DDS频率合成器。
技术介绍
微波信号发生技术经历了从模拟到数字模拟混合的发展过程，目前高性能、功能复杂的微波频率源越来越依赖数字控制技术，利用可编程逻辑器件(FPGA)实现对微波频率综合器的控制可以实现复杂灵活的工作模式。目前数字频率合成技术被广泛应用于接收机本振、信号发生器、通信系统、雷达系统等，特别是跳频通信系统。目前，微波系统中对频率合成器的性能要求越来越高。在捷变频跳频系统，一般的DDS(DirectDigitalSynthesizer，直接数字频率合成器)频率合成器中，其主要采用DDS内部支持的低频率精度的线性扫频，已经不能满足需求。在频率精度较高时，DDS采用可编程调制模式，因为要在FPGA中计算多个32位频率点控制字，导致跳频时间又大大增加，不利于实现捷变。调频时间主要决定于对DDS频率控制字的下发速度，在高频率精度前提下，要在短时间内对DDS芯片内多个寄存器进行更新操作，这也是跳频速度瓶颈所在。目前各种不同性能的通信对抗和雷达对抗系统陆续使用，随机跳频也显得尤为重要，一般DDS支持低频率精确度的线性快速扫频，难以实现高精度的随机快速跳频。
技术实现思路
本专利技术的目的是克服现有技术的不足，提供一种高精度随机跳频DDS频率合成器。本专利技术所提出的技术方案为：一种高精度随机跳频DDS频率合成器，包括FPGA主控模块、DDS芯片、PLL(锁相环PhaseLockedLoop)参考源模块、电源管理模块、低通滤波器；FPGA主控模块，产生频率控制字并下发至DDS芯片，控制DDS芯片产生射频信号；DDS芯片产生的射频信号通过低通滤波器后输出；电源管理模块，采用线性稳压电源对FPGA主控模块和DDS芯片提供低纹波供电；PLL参考源模块，产生参考信号并传输至DDS芯片。电源管理模块负责给其他模块进行供电，PLL参考源模块产生参考信号，通过一个单端转差分巴伦输入到DDS芯片；在DDS芯片内部，参考信号被24分频作为FPGA主控模块的参考时钟输出；频率精度确定后，输入扫频起始频率、截止频率及步进，FPGA主控模块产生伪随机数，对输入进行处理，并送入常系数乘法器，生成频率控制字，并以DDS芯片送出的参考时钟通过并行数据端口将频率控制字写入DDS芯片内部寄存器，执行一次IO更新(将IO缓存的内容传输到相应的寄存器)，则DDS芯片跳频一次，输出信号通过差分转单端巴伦进入低通滤波器再输出。产生伪随机数的具体过程为：FPGA主控模块通过其内部的线性反馈移位寄存器产生伪随机数，线性反馈移位寄存器由N个D触发器和N-1个异或门串联而成，其中，N为正整数；反馈系数gi取值为0或1，0≤i≤N，取0表示不存在该反馈支路，取1表示存在该反馈支路，取g0＝gN＝1；确定随机种子，即起始状态后，即可产生状态的伪随机转移，得到伪随机数k。生成频率控制器的具体过程为：频率精度确定后，输入扫频起始频率fmin、截止频率fmax及扫频步进fstep，将伪随机数k送入常系数乘法器1和加法器，得到随机频率点f0＝fmin+k*fstep，即为待输出频率点，满足fmin≤f0≤fmax；频率合成方程：f0＝fs*(FTW+A/B)/232其中，fs为参考信号的频率，FTW、A、B为频率控制字；令B取最大值232-1，将其近似为232，频率合成方程变为：(f0*2m)*(2n/fs)＝FTW*232+A其中，m和n为正整数，由频率精度确定；随机频率点f0作为频率合成公式的输入，送入常系数乘法器2，可快速计算出频率控制字FTW、A。温度传感器实时监控DDS芯片温度，防止过热影响系统性能。本专利技术所述DDS频率合成器还包括上位机，上位机输入扫频起始频率、截止频率及扫频步进至FPGA主控模块。本专利技术的有益效果是：本专利技术所述高精度随机跳频DDS频率合成器，能够很快的得出所需频率控制字，将跳频时间减少至百纳秒内，大大提升性能，并通过在FPGA内实现伪随机序数，实现随机跳频，以此实现高精度随机捷变信号的DDS频率合成器。本专利技术所述频率合成器采用DDS芯片AD9914的可编程调制模式提高频率精度；通过技巧性地优化频率方程，让需要更新的频率控制字计算更快，寄存器个数变少，并通过并行口下发控制字，实现快速频率跳变；通过利用LFSR线性反馈移位寄存器产生伪随机数，计算得到随机频率点，通过FPGA内部运算得到随机频率控制字，从而实现随机跳频。附图说明图1为本专利技术所述频率合成器的电路框图；图2为本专利技术所述FPGA主控模块内的线性反馈移位寄存器的原理图；图3为本专利技术所述FPGA主控模块内部的模块图；图4为实施例所述频率合成器的电路实物图；图5为实施例所述频率合成器电路点频宽带测试图；图6为实施例所述频率合成器电路跳频测试图。具体实施方式下面结合附图和实施例对本专利技术进行进一步的说明。本实施例提供一种高精度随机跳频DDS频率合成器，其电路框图如图1所示，包括FPGA主控模块、DDS芯片、PLL参考源模块、电源管理模块、低通滤波器、上位机、温度传感器；电源管理模块负责给其他模块进行供电；PLL参考源模块产生3.5GHz低杂散低相位噪声的参考信号，通过一个单端转差分巴伦NCS1-422+输入到DDS芯片；在DDS芯片内部，参考信号被二十四分频作为FPGA主控模块的参考时钟输出；在FPGA主控模块内对DDS芯片进行控制的逻辑部分，均需采用参考时钟信号，时钟周期约146MHz；FPGA主控模块内的线性反馈移位寄存器的电路框图如图2所示，线性反馈移位寄存器对输入进行处理产生伪随机数k：线性反馈移位寄存器由N个D触发器和N-1个异或门串联而成，其中，N为正整数；反馈系数gi取值为0或1，0≤i≤N，取0表示不存在该反馈支路，取1表示存在该反馈支路；N个D触发器最多可提供2N-1个状态，为了保证状态不重复，反馈系数g0＝gN＝1；确定随机种子，即起始状态后，即可产生状态的伪随机转移，得到伪随机数k；频率精度确定后，通过上位机输入扫频起始频率fmin、截止频率fmax及扫频步进fstep，如图3所示，将伪随机数k送入常系数乘法器1和加法器，得到随机频率点f0＝fmin+k*fstep，即为待输出频率点，满足fmin≤f0≤fmax；随机频率点f0作为DDS芯片频率公式的输入，送入常系数流水线乘法器2；根据DDS芯片AD9914的手册可知，要实现高频率精度(大于fs/232，fs为参考信号的频率，fs＝3.5GHz)，则AD9914模式从普通模式变为可编程调制模式，DDS频率合成方程由f0＝fs*FTW/232变为f0＝fs*(FTW+A/B)/232，精度fs/232由变为fs/264，其中FTW、A、B为32位的频率控制字；频率控制字FTW、A、B的值为需要写入DDS芯片内部寄存器的值，分三个内部寄存器，控制字写入速度越快，频率跳变就越快；为方便在FPGA主控模块内较快计算出寄存器值，令B取最大值232-1，将其近似为232，频率合成方程变为：(f0*2m)*(2n/fs)＝FTW*232+A其中，m和n为正整数，由频率精度确定，例如频率精度为10-5Hz时，取m＝本文档来自技高网...

【技术保护点】
1.一种高精度随机跳频DDS频率合成器，其特征在于，包括FPGA主控模块、DDS芯片、PLL参考源模块、电源管理模块、低通滤波器；FPGA主控模块，产生频率控制字并下发至DDS芯片，控制DDS芯片产生射频信号；DDS芯片产生的射频信号通过低通滤波器后输出；电源管理模块，采用线性稳压电源对FPGA主控模块和DDS芯片提供低纹波供电；PLL参考源模块，产生参考信号并传输至DDS芯片。

【技术特征摘要】
1.一种高精度随机跳频DDS频率合成器，其特征在于，包括FPGA主控模块、DDS芯片、PLL参考源模块、电源管理模块、低通滤波器；FPGA主控模块，产生频率控制字并下发至DDS芯片，控制DDS芯片产生射频信号；DDS芯片产生的射频信号通过低通滤波器后输出；电源管理模块，采用线性稳压电源对FPGA主控模块和DDS芯片提供低纹波供电；PLL参考源模块，产生参考信号并传输至DDS芯片。2.根据权利要求1所述的高精度随机跳频DDS频率合成器，其特征在于，电源管理模块负责给其他模块进行供电，PLL参考源模块产生参考信号，通过一个单端转差分巴伦输入到DDS芯片；在DDS芯片内部，参考信号被二十四分频作为FPGA主控模块的参考时钟输出；频率精度确定后，输入扫频起始频率、截止频率及步进，FPGA主控模块产生伪随机数，对输入进行处理，并送入常系数乘法器，生成频率控制字，并以DDS芯片送出的参考时钟通过并行数据端口将频率控制字写入DDS芯片内部寄存器，执行一次IO更新，则DDS芯片跳频一次，输出信号通过差分转单端巴伦进入低通滤波器再输出。3.根据权利要求2所述的高精度随机跳频DDS频率合成器，其特征在于，产生伪随机数的具体过程为：FPGA主控模块通过其内部的线性反馈移位寄存器产生伪随机数，线性反馈移位寄存器由N个D触发器和N-1个异或...

【专利技术属性】
技术研发人员：杨青慧，王家敏，郑仁平，张怀武，张晓东，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51