基于网络更新FPGA和DSP程序的装置及方法制造方法及图纸

基于网络更新FPGA和DSP程序的装置及方法，包括现场可编程门阵列芯片和数字信号处理器芯片，现场可编程门阵列芯片配置有存储FPGA更新程序的第一Flash存储器，现场可编程门阵列芯片通过LVDS接口连接到FMC端HPC引脚，现场可编程门阵列芯片通过GTH接口连接有四通道SFP接口；数字信号处理器芯片通过SGM接口连接有PHY物理层芯片，数字信号处理器芯片配置有存储DSP更新程序的第二Flash存储器；现场可编程门阵列芯片通过GPIO接口连接有CPLD复杂可编程逻辑器件，CPLD复杂可编程逻辑器件通过EMIF接口连接数字信号处理器芯片。实现使用者异地对设备产品维护和程序更新，减少专用设备依赖。

【技术实现步骤摘要】
基于网络更新FPGA和DSP程序的装置及方法
本专利技术实施例涉及一种基于网络更新FPGA和DSP程序的装置及方法，特别是涉及一种用于硬件平台上的可编程器件程序固化和更新的装置及方法。
技术介绍
可编程逻辑器件起源于20世纪70年代，是在专用集成电路(ASIC)的基础上发展起来的一种新型逻辑器件，是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级PLD时，不需额外地改变PCB电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本，因此获得了广大硬件工程师的青睐，形成了巨大的PLD产业规模。现有技术中，需用通过FPGA的仿真器和DSP的仿真器在设备现场来实现对硬件平台上的可编程器件(FPGA和DSP)进行程序固化和更新，这样对系统设备进行程序维护更新时就要求开发者必须在设备现场，且必须使用专用的仿真器，限制了测试维护人员的工作环境，且工作过程较为复杂。
技术实现思路
为此，本专利技术实施例提供一种基于网络更新FPGA和DSP程序的装置及方法本文档来自技高网...

【技术保护点】
1.基于网络更新FPGA和DSP程序的装置，其特征在于，包括Virtex7系列或Kintex7系列的现场可编程门阵列芯片，基于KeyStone多内核架构的数字信号处理器芯片，所述现场可编程门阵列芯片和数字信号处理器芯片之间通过SRIO串行总线接口或EMIF接口连接；所述现场可编程门阵列芯片配置有用于存储数据的QDR静态随机存取存储器和用于存储FPGA更新程序的第一Flash存储器，现场可编程门阵列芯片通过LVDS接口连接到FMC端HPC引脚，现场可编程门阵列芯片通过GTH高速串行接口连接有四通道SFP接口；所述数字信号处理器芯片通过SGM接口连接有PHY物理层芯片，数字信号处理器芯片配置有用于...

【技术特征摘要】
1.基于网络更新FPGA和DSP程序的装置，其特征在于，包括Virtex7系列或Kintex7系列的现场可编程门阵列芯片，基于KeyStone多内核架构的数字信号处理器芯片，所述现场可编程门阵列芯片和数字信号处理器芯片之间通过SRIO串行总线接口或EMIF接口连接；所述现场可编程门阵列芯片配置有用于存储数据的QDR静态随机存取存储器和用于存储FPGA更新程序的第一Flash存储器，现场可编程门阵列芯片通过LVDS接口连接到FMC端HPC引脚，现场可编程门阵列芯片通过GTH高速串行接口连接有四通道SFP接口；所述数字信号处理器芯片通过SGM接口连接有PHY物理层芯片，数字信号处理器芯片配置有用于存储数据的DDR3存储器和用于存储DSP更新程序的第二Flash存储器；现场可编程门阵列芯片通过GPIO接口连接有CPLD复杂可编程逻辑器件，所述CPLD复杂可编程逻辑器件通过EMIF接口连接所述数字信号处理器芯片。2.根据权利要求1所述的基于网络更新FPGA和DSP程序的装置，其特征在于，所述PHY物理层芯片设有两个，一个PHY物理层芯片连接有RJ45接口，另外一个PHY物理层芯片连接有ZD连接器XP3，所述ZD连接器XP3通过PCIE接口连接所述数字信号处理器芯片。3.根据权利要求1所述的基于网络更新FPGA和DSP程序的装置，其特征在于，还包括ZD连接器XP1和ZD连接器XP2，所述ZD连接器XP1和ZD连接器XP2分别经GTH高速串行接口连接所述现场可编程门阵列芯片。4.根据权利要求1所述的基于网络更新FPGA和DSP程序的装置，其特征在于，还包括CPCI连接器J1和CPCI连接器J5，所述CPCI连接器J1通过标准CPCI总线对应的DC5V供电输入连接到DC-DC电源模块，所述CPCI连接器J5经GPIO接口和LVDS接口连接所述...

【专利技术属性】
技术研发人员：康宗明，景秀伟，
申请(专利权)人：北京昊海雅正科技有限公司，
类型：发明
国别省市：北京,11