信号发生装置制造方法及图纸

本实用新型专利技术公开了一种信号发生装置，该信号发生装置包括：FPGA和射频电路，其中，所述FPGA包括信号输入接口和信号输出接口，所述FPGA通过信号输出接口与所述射频电路连接，其中，所述信号输入接口为PCI‑E接口，所述信号输出接口为IQ数据接口；所述FPGA包括：在所述PCI‑E接口和所述IQ数据接口之间依次连接的PCI‑E硬核模块、码流处理模块、核心物理层模块以及频谱形成模块。本实用新型专利技术通过本实用新型专利技术通过采取PCI‑Express总线协议来进行信号发生装置与计算机之间的连接和通讯，能够使TS码流直接通过PCI‑E接口输入至FPGA，减少了信号输入接口与FPGA之间的电路结构，从而降低了信号发生装置的成本以及体积，并简化了结构、易于维护、信号稳定性和传输速率都较好。

【技术实现步骤摘要】

本技术涉及电子
，具体来说，涉及一种信号发生装置。
技术介绍
为了对数字电视行业的产品进行研发、测试以及验证，产生了一系列调制卡产品。其中，调制卡产品可以在数字电视的芯片研发及验证测试、方案研发及验证、产品研发测试、产品验证及演示、产品生产测试、质检测试等多个阶段和方面进行测试和验证，以保证数字电视相关产品的质量。在进行上述各种测试时，调制卡系列产品可以根据不同的制式标准(如DVB-C,DVB-C2,DVB-T/H,DVB-T2,DVB-S,DVB-S2,DVB-S2X,DTMB,CMMB,ATSC,ATSC-M/H,J.83B,ISDB-T,ISDB-S等)所定义软件无线电技术(具体可以包括编码、交织、映射、调制等)，对电脑(PC)侧输出的数字电视的TS码流进行数据处理，并通过模拟调制、变频、滤波等射频微波技术将视音频数据以射频RF的方式输出，从而将测试信号提供给各类数字电视接收设备(如电视机、机顶盒、手持终端、车载接收机等)解调并还原视音频数据，以此实现对各类数字电视接收设备的测试工作。那么对于传统的调制卡结构来说，如图1所示，传统的调制卡采用PCI通讯协议，由PC侧将TS码流通过PCI接口发送至PCI桥路芯片及其外围电路，然后再将处理过的码流输入至可编程逻辑器件并接收EEPROM配置芯片的信息输入，将最终得到的信号发送至现场可编程门阵列(FPGA)。由此可见，传统的调制卡结构在生成测试信号时，需要在PCI接口和FPGA之间连接一系列的模块组件，并需要这些模块配合工作来实现测试信号的生成。首先，PCI的通讯速率只有32bit@33MHz，随着数字电视行业的发展，高清、超清分辨率的需求越来越广泛，与此同时，数字电视的标准也陆续更新换代，标准所支持的传输速率、数据量越来越大，而上述PCI通讯速率显然已无法满足新的速率需求；其次，传统方案中包括的桥路芯片及可编程逻辑器件等一系列芯片组件会占用产品的体积并提高系统成本，而随着当前电子行业的高集成、低成本以及高效率的发展趋势，传统方案显然并不能顺应上述趋势的发展。而针对相关技术中的调制卡结构普遍存在着成本高、产品体积大、结构复杂、不易维护、稳定性较差以及信号传输速率低等问题，目前尚未提出有效的解决方案。
技术实现思路
针对相关技术中的调制卡结构普遍存在着成本高、产品体积大、结构复杂、不易维护、稳定性较差以及信号传输速率低等问题，本技术提出一种信号发生装置，能够降低成本和体积、并简化结构，提高射频信号的传输速率和稳定性。本技术的技术方案是这样实现的：根据本技术的一个方面，提供了一种信号发生装置。该信号发生装置包括FPGA和射频电路，其中，FPGA包括信号输入接口和信号输出接口，FPGA通过信号输出接口与射频电路连接，其中，信号输入接口为PCI-E接口，信号输出接口为IQ数据接口；FPGA还包括：在PCI-E接口和IQ数据接口之间依次连接的PCI-E硬核模块、码流处理模块、核心物理层模块以及频谱形成模块。其中，射频电路包括时钟源模块、锁相环(PLL)模块，并且还包括依次连接的数模转换模块、零中频调制及复调制模块、功率调节电路、滤波电路、功率调节及放大模块、以及末级保护及隔离模块；其中，时钟源模块连接至FPGA、PLL模块、以及数模转换模块，PLL模块连接至零中频调制及复调制模块。并且，时钟源模块包括：固定低电压差分信号(LVDS)时钟源、直接数字式频率合成器(DDS)可变参考时钟源；其中，固定LVDS时钟源与FPGA连接，DDS可变参考时钟源与FPGA和数模转换模块分别连接。此外，PLL模块包括：宽频PLL模块、定频PLL模块以及PLL切换及隔离模块；其中，PLL切换及隔离模块与宽频PLL模块、定频PLL模块、以及零中频调制及复调制模块分别连接；时钟源模块还包括固定CMOS时钟源，固定CMOS时钟源与宽频PLL模块和定频PLL模块分别连接。并且，滤波电路包括：第一滤波电路和第二滤波电路；其中，第一滤波电路包括依次连接的功率放大电路、滤波电路和混频电路；其中，混频电路与PLL切换及隔离模块连接；第二滤波电路包括依次连接的高通滤波电路和分段椭圆滤波电路。可选的，FPGA还包括：内存器控制模块，其中，内存器控制模块与内存器连接；并且，内存器控制模块还分别与PCI-E硬核模块和核心物理层模块连接。其中，内存器控制模块包括：空间分配控制模块、碎片整理控制模块；缓冲控制模块、空间交织控制模块、时间交织控制模块、内存映射控制模块。并且，内存器包括：输入缓冲空间模块、输出缓冲空间模块、交织空间模块、映射空间模块，其中，缓冲控制模块与输入缓冲空间模块、输出缓冲空间模块分别连接、空间交织控制模块和时间交织控制模块均与交织空间模块连接、内存映射控制模块与映射空间模块连接。本技术通过本技术通过采取PCI-Express总线协议来进行信号发生装置与计算机之间的连接和通讯，能够使TS码流直接通过PCI-E接口输入至FPGA，减少了信号输入接口与FPGA之间的电路结构，从而降低了信号发生装置的成本以及体积，并简化了结构、易于维护、信号稳定性和传输速率都较好。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有技术中的调制卡结构的系统示意图；图2是根据本技术实施例的信号发生装置的示意图；图3是根据本技术实施例的内存器控制模块与内存器的系统示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本技术保护的范围。根据本技术的实施例，提供了一种信号发生装置。如图2所示，根据本技术实施例的信号发生装置包括：FPGA21和射频电路22，其中，FPGA21包括信号输入接口211和信号输出接口212，FPGA21通过信号输出接口212与射频电路22连接，其中，本实施例中，信号输入接口211为PCI-E接口，信号输出接口212为IQ数据接口；FPGA21还包括：在PCI-E接口和IQ数据接口之间依次连接的PCI-E硬核模块213、码流处理模块214、核心物理层模块215以及频谱形成模块216。借助于本技术实施例的上述技术方案，本技术通过采取PCI-Express总线协议来进行信号发生装置与计算机之间的连接和通讯，能够使TS码流直接通过PCI-E接口输入至FPGA，避免了在TS码流传输至FPGA之前所经过的外部桥路芯片和可编程逻辑器件等电路，从而降低了信号发生装置的成本以及体积，并简化了结构、易于维护、稳定性较好；而且，由于PCI-E的通讯速率可达8bit@2.5GHz，远远高于PCI的32bit@33MHz的通讯速率，那么还可满足目前高清、超清视频信号对传输速率日益提高的要求；并且，由于将PCI接口改为PCI-E接口，本实用新本文档来自技高网...

【技术保护点】
一种信号发生装置，其特征在于，包括现场可编程门阵列FPGA和射频电路，其中，所述FPGA包括信号输入接口和信号输出接口，所述FPGA通过信号输出接口与所述射频电路连接，其中，所述信号输入接口为PCI‑E接口，所述信号输出接口为IQ数据接口；所述FPGA包括：在所述PCI‑E接口和所述IQ数据接口之间依次连接的PCI‑E硬核模块、码流处理模块、核心物理层模块以及频谱形成模块。

【技术特征摘要】
1.一种信号发生装置，其特征在于，包括现场可编程门阵列FPGA和射频电路，其中，所述FPGA包括信号输入接口和信号输出接口，所述FPGA通过信号输出接口与所述射频电路连接，其中，所述信号输入接口为PCI-E接口，所述信号输出接口为IQ数据接口；所述FPGA包括：在所述PCI-E接口和所述IQ数据接口之间依次连接的PCI-E硬核模块、码流处理模块、核心物理层模块以及频谱形成模块。2.根据权利要求1所述的信号发生装置，其特征在于，所述射频电路包括时钟源模块、锁相环PLL模块，并且还包括依次连接的数模转换模块、零中频调制及复调制模块、功率调节电路、滤波电路、功率调节及放大模块、以及末级保护及隔离模块；其中，所述时钟源模块连接至所述FPGA、所述PLL模块、以及所述数模转换模块，所述PLL模块连接至所述零中频调制及复调制模块。3.根据权利要求2所述的信号发生装置，其特征在于，所述时钟源模块包括：固定低电压差分信号LVDS时钟源、直接数字式频率合成器DDS可变参考时钟源；其中，所述固定LVDS时钟源与所述FPGA连接，所述DDS可变参考时钟源与所述FPGA和所述数模转换模块分别连接。4.根据权利要求2所述的信号发生装置，其特征在于，所述PLL模块包括：宽频PLL模块、定频PLL模块以及PLL切换及隔离模块；其中，所述PLL切换及隔离模块与所述宽频PL...

【专利技术属性】
技术研发人员：王威，侯啸林，冷伟民，
申请(专利权)人：深圳市芯启源科技有限公司，
类型：新型
国别省市：广东;44