用于电容传感器的PVT补偿的电阻偏置架构制造技术

一种用于偏置MEMS麦克风的电路，包括：耦合在第一节点与第二节点之间的第一组串联耦合的晶体管；耦合在第一节点与第二节点之间的第二组串联耦合的晶体管；以及耦合到第二节点的具有多个输出的分压器电路，第一组输出耦合到与第一组串联耦合的晶体管相关联的对应控制节点，不同于第一组输出的第二组输出耦合到与第二组串联耦合的晶体管相关联的对应控制节点，控制节点是体节点或栅极节点。

【技术实现步骤摘要】
用于电容传感器的PVT补偿的电阻偏置架构
本专利技术总体上涉及用于电容传感器的工艺、电压和温度(PVT)补偿的电阻偏置架构。
技术介绍
用于读取或放大诸如MEMS麦克风等电容传感器的信号的电路通常包括非常高阻抗的输入端子。在这样的电路中，还可能需要偏置来定义MEMS麦克风的DC操作点。偏置可以使用具有某些特性(即，相对于电压参考的线性度和信号对称性)以及非常高的阻抗的输入部件。例如，可能需要设计用于基于MEMS的麦克风的偏置电路，其阻抗值超过1GOhm，或者甚至超过100GOhm。通常提出的偏置解决方案使用在截止区域操作的晶体管来提供所需要的高阻抗值。虽然实际上可以实现高阻抗值，但是所得到的阻抗值可能对制造工艺的类型、操作电压和环境温度(PVT)的变化敏感。
技术实现思路
根据本专利技术的实施例，一种电路包括：耦合在第一节点与第二节点之间的第一多个串联耦合的晶体管；耦合在第一节点与第二节点之间的第二多个串联耦合的晶体管；以及与第二节点通信的包括多个输出的分压器电路，第一组输出耦合到与第一多个串联耦合的晶体管相关联的对应控制节点，不同于第一组输出的第二组输出耦合到与第二多个串联耦合的晶体管相关联的对应控制节点，控制节点包括体节点(bulknode)或栅极节点(gatenode)中的至少一项。根据本专利技术的另一实施例，一种电路包括：耦合在第一节点与第二节点之间的第一多个串联耦合的晶体管；耦合在第一节点与第二节点之间的第二多个串联耦合的晶体管；与第二节点通信的包括多个输出的第一分压器电路，第一组输出耦合到与第一多个串联耦合的晶体管相关联的对应体节点，并且不同于第一组输出的第二组输出耦合到与第二多个串联耦合的晶体管相关联的对应体节点；以及与第二节点通信的包括多个输出的第二分压器电路，第一组输出耦合到与第一多个串联耦合的晶体管相关联的对应栅极节点，不同于第一组输出的第二组输出耦合到与第二多个串联耦合的晶体管相关联的对应栅极节点。根据本专利技术的另一实施例，一种操作器件的方法，该器件包括在第一节点与第二节点之间的第一多个串联耦合的晶体管以及在第一节点与第二节点之间的第二多个串联耦合的晶体管，该方法包括：使用与第一节点和第二节点相关联的第一组电压，来驱动与第一多个串联耦合的晶体管相关联的控制节点，以及使用与第一节点和第二节点相关联的第二组电压，来驱动与第二多个串联耦合的晶体管相关联的控制节点，其中控制节点包括体节点或栅极节点中的至少一项。附图说明为了更完整地理解本专利技术及其优点，现在参考结合附图进行的以下描述，在附图中：图1是用于MEMS麦克风的读出系统的示意图；图2是在没有任何PVT补偿方案的情况下的高欧姆偏置电阻器的示意图；图3是根据本专利技术的实施例的高欧姆偏置电阻器以及相关联的MEMS麦克风和缓冲器的高级示意图；图4是根据本专利技术的实施例的高欧姆偏置电阻器的更详细的示意图；图5A和5B一起形成根据本专利技术的实施例的高欧姆偏置电阻器的晶体管级示意图；图6是在本专利技术的电路中使用的P-MOS晶体管的截面图，示出了可能的泄漏电流路径；图7是包括MEMS泄漏路径的MEMS偏置电路的高级示意图；图8A和8B一起形成根据本专利技术的另一实施例的高欧姆偏置电阻器的晶体管级示意图；以及图9是根据本专利技术的实施例的包括放大器电路的经封装的MEMS器件的框图。具体实施方式图1示出了用于诸如MEMS麦克风102之类的电容传感器的读出系统100，该MEMS麦克风102采用了恒定电荷偏置。MEMS麦克风102使用非常高的输入阻抗来避免信号劣化。因此，这种传感器的信号输入端子通常直接耦合到放大或缓冲级的MOS栅极。理想情况下，超级源极跟随器(SSF)可以用于这个目的，如题为“用于使用源极跟随器读出的信号的系统和方法(SystemsandMethodforSignalRead-OutUsingSourceFollowerFeedback)(序列号15/050,972)”的共同未决的专利申请中所描述的，其在此通过引用整体并入。也可以使用其他已知的放大或缓冲级。因此，读出系统100需要稳定且明确定义的输入操作点。如图1所示，这可以通过都被指定为Rbias的两个高欧姆偏置电阻器104和106来提供，这两个偏置电阻器104和106分别耦合在参考电压Vref与输入端子Vinp和Vinn之间。偏置电阻器104和106(Rbias)与整体系统性能有关，并且定义系统的高通转角频率。因此，偏置电阻器104和106均在几百千兆欧的量级，以对整体系统噪声具有很小的影响。在电路实施例中，有利的是，电阻器104和106在存在大信号激励时是线性的。在一些实施例中，偏置电阻器104和106是对称的，这表示相对于Vref电压电平的正信号摆动应当看到与负信号摆动相同的电阻。可以使用对称偏置电阻器来避免偏离目标偏置点的漂移。因此，本专利技术的实施例提供偏置电阻器或者具有如上所述的特性、并且相对于PVT电压、温度和工艺变化具有小的电阻值变化、并且能够承受MEMS器件中发生的泄漏电流的电阻器。泄漏电流是由背板与MEMS器件的膜之间的寄生欧姆分支引起的，例如在多尘的环境中或当器件在高湿度条件下操作时，这将在下面进一步详细说明。如图2所示的电路200所示，可以实现非常高欧姆的偏置电阻器。电路200包括四个P-MOS晶体管的两个反并联电阻器分支(第一分支包括晶体管210、212、214和216并且第二分支包括晶体管218、220、222和224)加上并联的附加启动开关，附加启动开关由三个串联的P-MOS器件204、206和208组成。虽然图2中示出了P-MOS晶体管，但是也可以使用N-MOS晶体管、以及诸如SOI或其他技术等其他类型的晶体管。而且，实施例可以在诸如硅衬底等单片或单个半导体衬底上实现。在启动阶段期间，开关以低欧姆模式操作(使用开关节点202)以加速建立时间，并且随后开关以断开模式操作(使用开关节点202)。在所示的示例中，电阻器中使用的每个P-MOS器件经历总的信号摆动的四分之一。当在节点Vin处施加正信号时，相对于参考电压电平Vref，上部分支减小阻抗并且因此主导等效电阻器。对称地，下部分支在存在负输入信号时占主导地位。理想情况下，电路200中的拓扑结构产生对称电阻器；否则，对应的偏置点可能随着信号摆动的变化而漂移。图2所示的电路200可以相对于电压、温度和工艺变化具有相对较大的电阻扩展。从DC的观点来看，每个栅极端子处于与源极相同的电位，这表示晶体管阈值电压Vth的变化由于其偏置条件改变而导致大的电阻变化。例如，在标称工艺条件下和在-40℃至100℃的温度范围内，可以观察到四个数量级的电阻变化。实际上，电阻随着|Vth|的减小而下降，这表示高温和快速处理条件导致低电阻。在这些条件下，偏置电阻器噪声贡献在整个麦克风(电容传感器)系统中占主导地位。本专利技术的实施例提供相对于电压、温度和工艺变化被补偿并且也耐受泄漏电流(这将在下面进一步详细描述)的高欧姆线性电阻。本专利技术的实施例保留了图2所示的电路200的期望特征、以及用于解决温度和工艺变化的补偿特征。此外，还解决了MEMS器件可能存在的泄漏电流。图3中示出了根据本专利技术的实施例的电路300的高级示意图，器包括阻抗电路、MEMS麦克风350和SSF缓本文档来自技高网...

【技术保护点】
1.一种电路，包括：第一多个串联耦合的晶体管，被耦合在第一节点与第二节点之间；第二多个串联耦合的晶体管，被耦合在所述第一节点与所述第二节点之间；以及与所述第二节点通信的分压器电路，包括多个输出，第一组输出被耦合到与所述第一多个串联耦合的晶体管相关联的对应控制节点，并且不同于所述第一组输出的第二组输出被耦合到与所述第二多个串联耦合的晶体管相关联的对应控制节点，所述控制节点包括体节点或栅极节点中的至少一项。

【技术特征摘要】
2017.09.18 US 15/706,9731.一种电路，包括：第一多个串联耦合的晶体管，被耦合在第一节点与第二节点之间；第二多个串联耦合的晶体管，被耦合在所述第一节点与所述第二节点之间；以及与所述第二节点通信的分压器电路，包括多个输出，第一组输出被耦合到与所述第一多个串联耦合的晶体管相关联的对应控制节点，并且不同于所述第一组输出的第二组输出被耦合到与所述第二多个串联耦合的晶体管相关联的对应控制节点，所述控制节点包括体节点或栅极节点中的至少一项。2.根据权利要求1所述的电路，还包括：第三多个串联耦合的晶体管，被耦合在所述第一节点与第三节点之间；第四多个串联耦合的晶体管，被耦合在所述第一节点与所述第三节点之间；以及与所述第二节点通信的附加分压器电路，包括多个输出，第一组输出被耦合到与所述第三多个串联耦合的晶体管相关联的对应控制节点，并且不同于所述第一组输出的第二组输出被耦合到与所述第四多个串联耦合的晶体管相关联的对应控制节点，所述控制节点包括体节点或栅极节点中的至少一项。3.根据权利要求1所述的电路，包括：在所述第一节点与所述第二节点之间的、其值超过1GOhm的关联阻抗。4.根据权利要求1所述的电路，还包括：MEMS麦克风，被耦合到所述第二节点并且由所述第二节点偏置。5.根据权利要求1所述的电路，还包括：缓冲放大器，介于所述第二节点与所述分压器电路之间。6.根据权利要求1所述的电路，其中所述分压器电路包括具有基本上相同的电阻值的多个电阻器。7.根据权利要求1所述的电路，其中所述第一组输出的电压相对于所述第二组输出的电压被偏移。8.一种电路，包括：第一多个串联耦合的晶体管，被耦合在第一节点与第二节点之间；第二多个串联耦合的晶体管，被耦合在所述第一节点与所述第二节点之间；与所述第二节点通信的第一分压器电路，包括多个输出，第一组输出被耦合到与所述第一多个串联耦合的晶体管相关联的对应体节点，并且不同于所述第一组输出的第二组输出被耦合到与所述第二多个串联耦合的晶体管相关联的对应体节点；以及与所述第二节点通信的第二分压器电路，包括多个输出，第一组输出被耦合到与所述第一多个串联耦合的晶体管相关联的对应栅极节点，并且不同于所述第一组输出的第二组输出被耦合到与所述第二多个串联耦合的晶体管相关联的对应栅极节点。9.根据权利要求8所述的电路，还包括：第三多个串联耦合的晶体管，被耦合在所述第一节点与第三节点之间；第四多个串联耦合的晶体管，被耦合在所述第一节点与所述第三节点之间；与所述第三节点通信的第三分压器电路，包括第一多个输出以及第二多个输出，所述第一多个输出被耦合到与所...

【专利技术属性】
技术研发人员：F·波洛，R·加格尔，B·米尔巴彻，L·瓦利，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE