存储控制器的操作方法及储存设备的操作方法技术

一种被配置为控制非易失性存储设备的存储控制器的操作方法，包括：从外部接收命令；基于当前可用写缓冲器、先前可用写缓冲器以及参考值来计算延迟时间；以及基于延迟时间对命令进行处理。

【技术实现步骤摘要】
存储控制器的操作方法及储存设备的操作方法相关申请的交叉引用本公开要求于2017年9月19日在韩国知识产权局提交的韩国专利申请No.10-2017-0120594的优先权，其全部内容通过引用并入本文中。
本文所述的示例性实施例涉及储存设备，更具体地，涉及存储控制器的操作方法和包括该存储控制器在内的储存设备的操作方法。
技术介绍
半导体存储设备被分类为在断电时丢失其中存储的数据的易失性存储设备(例如，静态随机存取存储器(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM))以及即使在断电时也保留其中存储的数据的非易失性存储设备(例如，只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存设备、磁RAM(MRAM)、电阻RAM(RRAM)、相变RAM(PRAM)和铁电RAM(FRAM))。如今，正使用各种技术来改善基于闪存的储存设备的性能。例如，储存设备将从主机接收的写数据存储在单独的缓冲存储器中，并向主机通知写数据被完全存储。然后，储存设备将缓冲存储器中存储的写数据编程到闪存中。如上所述，储存设备通过使用各种资源(例如，缓冲存储器)来改善性能。然而，由于资源是有限的(例如，容量的限制)，因此需要各种方式来高效地使用资源，同时维持储存设备的性能。
技术实现思路
示例性实施例提供了能够改善性能的存储控制器的操作方法和储存设备的操作方法。根据示例实施例的一个方面，一种被配置为控制非易失性存储设备的存储控制器的操作方法，包括：从外部设备接收命令；基于当前可用写缓冲器、先前可用写缓冲器以及参考值来计算延迟时间；以及基于延迟时间对命令进行处理。根据示例性实施例的另一方面，一种被配置为控制非易失性存储设备的存储控制器的操作方法，包括：从外部设备接收命令；基于当前可用写缓冲器、先前可用写缓冲器和参考值来计算第一延迟时间；基于写缓冲器释放速率来计算最大延迟时间，所述写缓冲器释放速率表示每单位时间释放的写缓冲器的第一量与每单位时间分配的写缓冲器的第二量之间的差；以及基于所述延迟时间和所述最大延迟时间来对所述命令进行处理。根据示例性实施例的另一方面，一种储存设备的操作方法包括：从外部设备接收命令；以及基于第一延迟时间和最大延迟时间来选择性地延迟处理所述命令。所述第一延迟时间是基于当前可用写缓冲器、先前可用写缓冲器和参考值来计算的，以及所述最大延迟时间是基于写缓冲器释放速率来计算的，所述写缓冲器释放速率表示每单位时间释放的写缓冲器的第一量与每单位时间分配的写缓冲器的第二量之间的差。附图说明通过参考以下附图的以下描述，上述和其他目的和特征将变得显而易见，其中，除非另有说明，否则相似的附图标记在各个附图中指代相似的部件，并且在附图中：图1是示出了根据示例性实施例的计算系统的框图；图2是示出了图1的存储控制器的框图；图3是示出了图1的存储控制器的操作方法的流程图；图4是用于描述图3的操作方法的视图；图5是用于描述图4的存储控制器的操作方法的时序图；图6是示出了图4的延迟计算单元的框图；图7是用于描述根据示例性实施例的存储控制器的操作的框图；图8是用于描述根据示例性实施例的存储控制器的操作的流程图；图9是用于描述图7的存储控制器的操作的时序图；图10是用于描述根据示例性实施例的存储控制器的操作的框图；图11是用于描述根据示例性实施例的存储控制器的操作的流程图；图12是用于描述图10的存储控制器的操作的时序图；图13是示出了根据示例性实施例的计算系统的框图；图14是示出了根据示例性实施例的计算系统的框图；以及图15是示出了应用根据示例性实施例的储存设备的固态驱动(SSD)系统的框图。具体实施方式下面，可以以使本领域普通技术人员容易实现本专利技术构思的程度详细并清楚地描述本专利技术构思的示例性实施例。在具体实施方式中参考术语“部件”、“单元”、“模块”等描述的组件和附图中示出的功能块可以用软件、硬件或其组合来实现。在实施例中，软件可以是机器代码、固件、嵌入式代码和应用软件。例如，硬件可以包括电学电路、电气电路、处理器、计算机、集成电路、集成电路核、压力传感器、惯性传感器、微机电系统(MEMS)、无源元件或者其组合。图1是示出了根据示例性实施例的计算系统的框图。参考图1，计算系统10包括主机11和储存设备100。在示例性实施例中，计算系统10可以是计算系统或信息处理系统，比如计算机、笔记本电脑、服务器、工作站、便携式通信终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、智能电话或可穿戴设备。主机11可以向储存设备100发送命令CMD。主机11可以读取储存设备100中存储的数据或者可以将数据存储在储存设备100中。储存设备100可以包括存储控制器110和非易失性存储设备120。在示例性实施例中，储存设备100可以包括大容量储存介质，比如固态驱动器(SSD)、存储卡、存储棒等。存储控制器110可以响应于来自主机11的命令CMD来控制非易失性存储设备120。在存储控制器110的控制下，非易失性存储设备120可以存储数据或者可以将其中存储的数据提供给存储控制器110。根据示例性实施例的存储控制器110可以包括资源池111、命令队列112、命令处理单元113、延迟计算单元114和闪存转换层(FTL)115。下面，为了清楚地描述示例性实施例，假设从主机11接收的命令CMD是写命令。然而，本示例性实施例的范围和精神不限于此。例如，存储控制器110可以从主机11接收各种命令，并且可以根据所接收的命令进行操作。资源池111可以包括用于处理来自主机11的命令CMD的各种资源。例如，资源池111可以包括或管理写缓冲器、读缓冲器等。可以分配(或使用)资源池111的写缓冲器、读缓冲器等来处理命令CMD，并且可以在处理命令CMD之后以可用的形式释放(或返回)所述写缓冲器、读缓冲器等。在示例性实施例中，可以通过FTL115的维护操作(例如，垃圾收集操作、读取回收操作、数据恢复操作和数据备份操作)来分配(或使用)或释放(或返回)资源池111的资源。在示例性实施例中，资源池111的资源可以是在初始化储存设备100时设置的，或者可以在储存设备100操作时改变。命令队列112可以被配置为对从主机11接收的命令CMD进行排队。例如，命令队列112可以被配置为根据接收的顺序或优先级顺序对来自主机11的命令CMD进行排队。备选地，命令队列112可以被配置为根据预先设置的算法对接收到的命令进行排队。命令处理单元113可以被配置为处理在命令队列112中排队的命令。例如，命令处理单元113可以获取在命令队列112中排队的多个命令中的至少一个命令，并且可以处理所获取的命令。在示例性实施例中，命令处理单元113处理命令CMD可以意味着分配用于命令CMD的写缓冲器(例如，分配新的写缓冲器)，并且将来自主机11的写数据存储在所分配的写缓冲器中。下面，分配适当的写缓冲器并且将写数据存储在所分配的写缓冲器中的操作被称为命令处理单元113的“命令处理”。也就是说，在命令处理单元113处处理命令CMD可以包括为命令CMD分配写缓冲器并且将写数据存储在所分配的写缓冲器中。如上所述，命令处理单元113可以通过分配资源池111本文档来自技高网...

【技术保护点】
1.一种被配置为控制非易失性存储设备的存储控制器的方法，所述方法包括：从外部设备接收命令；基于当前可用写缓冲器、先前可用写缓冲器和参考值来计算延迟时间；以及基于所述延迟时间对所述命令进行处理。

【技术特征摘要】
2017.09.19 KR 10-2017-01205941.一种被配置为控制非易失性存储设备的存储控制器的方法，所述方法包括：从外部设备接收命令；基于当前可用写缓冲器、先前可用写缓冲器和参考值来计算延迟时间；以及基于所述延迟时间对所述命令进行处理。2.根据权利要求1所述的方法，其中所述当前可用写缓冲器表示在接收到所述命令时的第一时间点处的第一可用写缓冲器，并且所述先前可用写缓冲器表示在接收到所述命令时的所述第一时间点之前的第二可用写缓冲器。3.根据权利要求1所述的方法，其中，随着所述参考值减去所述当前可用写缓冲器的第一大小而得到的值变得更大，所述延迟时间增加，以及其中，随着所述先前可用写缓冲器的第二大小减去所述当前可用写缓冲器的第一大小而得到的值变得更大，所述延迟时间增加。4.根据权利要求1所述的方法，其中，在从接收到所述命令时的第一时间点起经过所述延迟时间之后，对所述命令进行处理。5.根据权利要求4所述的方法，其中对所述命令进行处理包括：在经过所述延迟时间之后，为所述命令分配新的写缓冲器；以及将来自外部设备的写数据存储在所述新的写缓冲器中。6.根据权利要求1所述的方法，其中对所述命令进行处理包括：基于所述延迟时间对所述命令进行延迟处理，以及其中，如果所述当前可用写缓冲器的第一大小大于所述参考值或者所述延迟时间小于特定值，则对所述命令进行正常处理。7.根据权利要求6所述的方法，还包括：在对所述命令进行延迟处理或对所述命令进行正常处理之后，向所述外部设备发送对所述命令的响应。8.根据权利要求6所述的方法，还包括：在所述非易失性存储设备上执行与被延迟处理的命令或被正常处理的命令相对应的操作。9.根据权利要求1所述的方法，其中，从所述外部设备接收的命令在命令队列中排队。10.一种被配置为控制非易失性存储设备的存储控制器的方法，所述方法包括：从外部设备接收命令；基于当前可用写缓冲器、先前可用写缓冲器和参考值来计算第一延迟时间；基于写缓冲器释放速率来计算最大延迟时间，所述写缓冲器释放速率表示每单位时间释放的写缓冲器的第一量与每单位时间分配的写缓冲器的第二量之间的差；以及基于所述第一延迟时间和所述最大延迟时间来对所述命令进行处理。11.根据权利要求...

【专利技术属性】
技术研发人员：全裕勋，张实完，蔡熙哲，金善择，都仁焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR