具有用于检测对芯片的攻击的电路的芯片制造技术

本发明专利技术涉及一种芯片。根据一个实施方式描述一种芯片，所述芯片具有：带有基板触点的基板区域；RS锁存器，其具有两个互补的节点，所述节点表示RS锁存器的存储状态；控制电路，其具有控制输入端并且设计用于：根据在控制输入端处的电势将互补的节点中的一个节点与供电电势连接，其中控制输入端与基板触点连接；和输出电路，其与RS锁存器的输出端连接并且设计用于：根据RS锁存器的存储状态触发警报。

Chips with circuits for detecting attacks on chips

The invention relates to a chip. According to an embodiment, a chip is described. The chip has: a base plate area with a base plate contact; an RS latch, which has two complementary nodes representing the storage state of the RS latch; a control circuit, which has a control input terminal and is designed to connect one of the complementary nodes to the power supply potential according to the potential at the control input terminal. The control input is connected with the contact of the base plate, and the output circuit is connected with the output end of the RS latch and designed to trigger an alarm according to the storage state of the RS latch.

【技术实现步骤摘要】
具有用于检测对芯片的攻击的电路的芯片
实施例一般性地涉及一种芯片，所述芯片具有用于检测对芯片的攻击的电路。
技术介绍
典型地，具有集成电路(IC)的、用于安全关键应用的芯片应被保护免受攻击，所述芯片例如处于芯片卡或安全控制器上。这种攻击的一个类型是辐射攻击，例如激光攻击或离子束攻击，其中会引起器件的功能干扰。用于检测对数字电路的这种故障攻击的可行性是期望的。此外，期望的是，在检测到故障攻击的情况下，立即触发警报信号，以便开启在IC级或系统(例如芯片卡或控制器)级上的适当的保护机制。
技术实现思路
根据一个实施方式，提供一种芯片，所述芯片具有：具有基板触点的基板区域；RS锁存器，其具有两个互补的节点，所述节点表示RS锁存器的存储状态；控制电路，其具有控制输入端并且设计用于：根据在控制输入端处的电势将互补的节点之一与供电电势连接，其中控制输入端与基板触点连接；和具有输出电路，其与RS锁存器的输出端连接并且设计用于：根据RS锁存器的存储状态触发警报。根据另一实施方式，提供一种芯片，所述芯片具有：具有第一基板端子的掺杂的第一基板区域；具有第二基板端子的与掺杂的第一基板区域互补地掺杂的第二基板区域；并且具有场效应晶体管，其栅极与掺杂的第一基板区域连接并且设计用于：根据第一基板区域的电势将第二基板区域与供电端子连接。附图说明附图不描述实际的大小比例，而是用于图解说明不同的实施例的原理。下文中，参照下述附图描述不同的实施例。图1示出数据处理设备的一个实例，所述数据处理设备应当被保护免受辐射攻击。图2说明阱-触点-反馈-故障攻击检测。图3示出用于基于n阱-触点的故障攻击检测的电路，所述电路基于在图2中示出的物理效应。图4示出用于基于p阱-触点的故障攻击检测的电路400，所述电路基于在图2中示出的物理效应。图5示出用于故障攻击检测的电路，所述电路基于在n阱-触点和p阱-触点之间的协作。图6示出用于故障攻击检测的电路，所述电路基于在n阱中的p-MOSFET和在p阱中的n-MOSFET的相互的反馈。图7示出如下电路，所述电路的一个变型方案用于集成到系统中，在所述系统中在供电线路VDD和/或VSS上出现暂时强的负载变化。图8示出如下电路，所述电路能够视为图5和图6中的电路的组合。图9示出如下电路，所述电路是相对于图8中的电路扩展了测试输入端和警报输出端的电路。图10示出如下电路，所述电路是图9中的电路的一个变型方案，其中能够测试警报信号的传播或警报处理，而不模拟辐射攻击。图11示出如下电路，所述电路是图9中的电路的另一变型方案，其中能够测试警报信号的传播或警报处理，而不模拟辐射攻击。图12示出根据一个实施方式的芯片。图13示出根据另一实施方式的芯片。下面详细的描述涉及示出细节和实施例的附图。详细地描述所述实施例，使得本领域技术人员能够实施本专利技术。其他实施方式也是可行的并且能够对实施例在结构、逻辑和电学的方面做出改变，而不偏离本专利技术的主题。不同的实施例无需相互排斥，而是能够将不同的实施方式彼此组合，使得产生新的实施方式。在本说明书的范围中，术语“连接”、“联接”以及“耦合”用于描述直接的以及间接的连接、直接的或间接的联接以及直接的或间接的耦合。具体实施方式图1示出数据处理设备100的一个实例，所述数据处理设备应当防止辐射攻击。数据处理设备100能够是交通工具中的控制仪器或微控制器，例如汽车中的ECU(电子控制单元)。所述数据处理设备也能够是芯片卡的芯片卡-IC(集成电路)，如具有任意尺寸外型的智能卡，例如用于通行证或用于SIM(用户识别模块)的芯片卡。数据处理设备100具有集成电路，例如芯片101，所述芯片应当被保护免受辐射攻击。芯片能够是控制芯片并且例如实现处理器、辅助处理器(例如加密处理器)和/或存储器。芯片例如也能够是RFID(射频识别)芯片或用于移动电话的SIM(用户识别模块)。芯片能够设置用于安全应用并且例如存储或处理加密的数据和/或设计用于认证用户。在用于安全应用的集成电路(IC)101上例如能够集成有光传感器，所述光传感器构成为模拟电路并且设计用于：保护整个IC或至少其非常大的区域，免受全局的(也就是说大面积的)光攻击(或通常辐射攻击)。然而，这种光传感器典型地不适合于保护各个较小的电路区块免受局部攻击(在一个至几百个标准栅格面的面上)。此外，这种模拟电路的功能原理基于与典型地在对数字电路进行故障攻击时使用以达到期望的功能性故障的物理效应不同的物理效应，所述数字电路例如是静态的CMOS(互补金属氧化物半导体)门电路。由此也引起，不能由所述模拟电路以足够的概率识别出对各个小的电路区块进行局部的故障攻击。一个替选方案是所谓的(n)阱传感器，所述阱传感器使用在芯片卡-控制芯片中或在安全芯片中。在此，利用物理效应，如SCR(可控硅整流)或在CMOS(互补金属氧化物半导体)电路之内的锁存及其伴随着的寄生的n-p-n-p晶闸管。阱传感器具有模拟电路，所述模拟电路将当前的阱电势与预设的预期值比较并且在当前的值与预期值相差预定数值时，触发警报。然而通常，阱传感器灵敏度随着射入的(激光)光束的直径减小。因此，对于非常小的射束直径(小于大约1.5μ.)，阱传感器灵敏度(也与相应的寄生的n-p-n-p环境的其他参数相关)不足以无缝识别故障攻击。另一替选方案是故障攻击检测，称作为阱-触点-反馈-故障攻击检测(或者称作为WCF-FAD，全称Well-Contact-FeedbackFailureAttackDetection)。阱-触点-反馈-故障攻击检测的基本设计基于在每种CMOS技术中出现的物理效应。图2说明阱-触点-反馈-故障攻击检测。光电流脉冲201(通过光子能量hν表示)引起(激光引发的)电子-空穴-对形成和在n阱203和p阱204之间的pn结202(空间电荷区)处的电荷分离。n/p-阱-限制的多数载流子的寿命相对高。对形成和电荷分离引起局部的阱电势移动进而引起相应的MOSFET(金属氧化物半导体场效应晶体管)205、206的MOSFET阈值电压降低结合相应的寄生的双极晶体管207、208的接通，所述双极晶体管造成由攻击者期望的位的翻转(尤其在元件、如锁存器和触发器中，其具有数据存储器的反馈回路)。应当注意的是，(只要有意义)总是当在实例中提到阱-触点时，这也能够是直接与基板(无阱)的触点，例如因为基板具有相应的掺杂进而不需要阱。尤其，在讨论p阱-触点和n阱-触点的实例中，如果仅针对两种掺杂之一设有阱时，那么触点之一是直接与基板的触点。下面，也使用术语基板触点，以便表示阱触点以及与无阱的基板的触点。图3示出用于基于n阱-触点的故障攻击检测的电路300，所述电路基于图2中所示出的物理效应。电路300具有对应于p-MOSFET205的p-MOSFET301和对应于n-MOSFET206的n-MOSFET302。p-MOSFET301的栅极和n-MOSFET302的栅极与n阱-触点303连接。此外，p-MOSFET301的和n-MOSFET302的漏极借助于线路304彼此连接。在辐射攻击中，由于参照图2所描述的效应，在线路304的输出端Z处出现电压脉冲305，所述电压脉冲例如能够借助于异步触发器检测。警报电路于是能够以对所检本文档来自技高网...

【技术保护点】
1.一种芯片，其具有：基板区域，所述基板区域具有基板触点；RS锁存器，所述RS锁存器具有两个互补的节点，所述节点表示所述RS锁存器的存储状态；控制电路，所述控制电路具有控制输入端并且设计用于：根据在所述控制输入端处的电势将互补的所述节点中的一个节点与供电电势连接，其中所述控制输入端与所述基板触点连接；输出电路，所述输出电路与所述RS锁存器的输出端连接并且设计用于：根据所述RS锁存器的存储状态触发警报。

【技术特征摘要】
2017.09.11 DE 102017120944.11.一种芯片，其具有：基板区域，所述基板区域具有基板触点；RS锁存器，所述RS锁存器具有两个互补的节点，所述节点表示所述RS锁存器的存储状态；控制电路，所述控制电路具有控制输入端并且设计用于：根据在所述控制输入端处的电势将互补的所述节点中的一个节点与供电电势连接，其中所述控制输入端与所述基板触点连接；输出电路，所述输出电路与所述RS锁存器的输出端连接并且设计用于：根据所述RS锁存器的存储状态触发警报。2.根据权利要求1所述的芯片，其中所述基板区域是具有n阱-触点的n掺杂阱。3.根据权利要求1所述的芯片，其中所述基板区域是具有p阱-触点的p掺杂阱。4.根据权利要求1至3中任一项所述的芯片，其中所述输出电路设计用于：根据所述RS锁存器的存储状态输出警报信号。5.根据权利要求1至4中任一项所述的芯片，其中所述输出电路设计用于：所述基板区域根据所述RS锁存器的存储状态经历电荷反转，并且所述芯片还具有检测电路，所述检测电路设计用于：检测所述基板区域的电荷反转，当所述检测电路检测到所述基板区域的电荷反转时，输出警报信号。6.根据权利要求4或5所述的芯片，所述芯片还具有警报处理电路，所述警报处理电路设计用于：接收所述警报信号，并且阻止所述芯片的至少一个部件的功能和/或重置所述芯片的至少一个部件作为对所述警报信号的反应。7.根据权利要求1至6中任一项所述的芯片，所述芯片具有输入电路，所述输入电路设计用于：将所述RS锁存器置于第一存储状态，其中所述输出电路设计用于：当所述RS锁存器达到第二存储状态时，触发所述警报，所述第二存储状态与所述第一存储状态互补。8.根据权利要求7所述的芯片，其中所述基板区域是具有n阱-触点的n掺杂阱，并且在所述第一存储状态中互补的所述节点中的如下节点(510)具有低电势，该节点由所述控制电路(505)根据在所述控制输入端处的电势与所述供电电势连接，其中所述供电电势是高的供电电势，其中所述控制电路的控制输入端与所述n阱-触点(501)连接。9.根据权利要求7或8所述的芯片，其中所述基板区域是具有p阱-触点的p掺杂阱，并且在所述第一存储状态中，互补的所述节点中的如下节点(511)具有高电势，该节点由所述控制电路(506)根据在所述控制输入端处的电势与所述供电电势连接，其中所述供电电势是低的供电电势，其中所述控制电路的控制输入端与所述p阱-触点(502)连接。10.根据权利要求1至9中任一项所述的芯片，其具有：具有n阱-触点的n阱；具有p阱-触点的p阱；所述芯片具有第一控制电路，所述第一控制电路具有第一控制输入端并且设计用于：将互补的所述节点中的第一节点与高的供电电势连接，其中所述第一控制输入端与所...

【专利技术属性】
技术研发人员：托马斯·屈内蒙德，汉斯·弗里丁格，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE