一种基于FPGA的SoC原型验证方法技术

本发明专利技术公开了一种基于FPGA的SoC原型验证方法，所采用的原型验证系统由母板和子板两部分构成，所述母板的FPGA包含SoC待测模块(1)以及母板接口控制模块(2)；子板通过测试连接器(3)与母板连接；子板FPGA包含子板接口控制模块(4)以及测试接口(5)；母板接口控制模块(2)利用时分复用技术将待测模块信号压缩发送到子板接口控制模块(4)，子板接口控制模块(4)提取并解析信号分配到测试接口(5)，测试接口(5)与测试设备连接。本方法摆脱了原型验证系统FPGA存储资源有限，使用内建逻辑分析仪工具ChipScope受到测试信号位宽、采样深度限制，由于不需使用ChipScope，可以显著降低FPGA存储资源使用率，缩短FPGA实现过程，对提高验证测试效率有很高实用价值。

A Method of SoC Prototype Verification Based on FPGA

The invention discloses a prototype verification method for SoC based on FPGA, which consists of a motherboard and a daughterboard. The motherboard's FPGA includes a SoC module to be tested (1) and a motherboard interface control module (2); a daughterboard is connected to the motherboard through a test connector (3); a daughterboard's FPGA includes a daughterboard interface control module (4) and a test interface (5); and a motherboard interface control module (2). The signal of the module to be tested is compressed and sent to the sub-board interface control module (4) by time division multiplexing technology. The sub-board interface control module (4) extracts and parses the signal to the test interface (5), and the test interface (5) connects with the test equipment. This method can get rid of the limited storage resources of the prototype verification system, and the use of ChipScope, a built-in logic analyzer tool, is limited by the bit width and sampling depth of the test signal. Because ChipScope is not needed, it can significantly reduce the utilization rate of the storage resources of the FPGA, shorten the implementation process of the FPGA, and has a high practical value for improving the verification and testing efficiency.

【技术实现步骤摘要】
一种基于FPGA的SoC原型验证方法
本专利技术涉及一种SoC原型验证方法，特别是一种基于FPGA的SoC原型验证方法。
技术介绍
基于FPGA的原型验证由于可以显著提高SoC验证效率，缩短SoC研发周期，已经成为SoC主流的验证方法之一。但随着SoC规模不断增大，在以往方法中，原型验证受于FPGA存储资源的限制，导致使用ChipScope时测试信号位宽、采样深度受到了约束，从而使基于FPGA的原型验证的测试信号能见度显著下降。为了观测更多的信号，不得不反复修改ChipScope，反复综合、布局布线，降低了原型验证效率，大大降低了SoC原型验证的价值。SoC为片上系统，ChipScope为FPGA内建逻辑分析调试工具。
技术实现思路
本专利技术的目的在于提供一种基于FPGA的SoC原型验证方法，解决传统方法在原型验证过程中测试信号能见度低的问题。一种基于FPGA的SoC原型验证方法的具体步骤为：第一步搭建SoC原型验证系统SoC原型验证系统，包括：SoC待测模块、母板接口控制模块、测试板连接器、子板接口控制模块和测试接口。SoC待测模块与母板接口控制模块连接，母板接口控制模块与测试板连接本文档来自技高网...

【技术保护点】
1.一种基于FPGA的SoC原型验证方法，其特征在于该方法的具体步骤为：第一步 搭建SoC原型验证系统SoC原型验证系统，包括：Soc待测模块(1)、母板接口控制模块(2)、测试板连接器(3)、子板接口控制模块(4)和测试接口(5)；Soc待测模块(1)与母板接口控制模块(2)连接，母板接口控制模块(2)与测试板连接器(3)连接，测试板连接器(3)与子板接口控制模块(4)连接，子板接口控制模块(4)与测试接口(5)连接；测试接口(5)为多个；Soc待测模块(1)的功能为：模拟SoC芯片功能，并把待测信号与母板接口控制模块(2)连接；母板接口控制模块(2)的功能为：把SoC待测信号压缩后通过测试...

【技术特征摘要】
1.一种基于FPGA的SoC原型验证方法，其特征在于该方法的具体步骤为：第一步搭建SoC原型验证系统SoC原型验证系统，包括：Soc待测模块(1)、母板接口控制模块(2)、测试板连接器(3)、子板接口控制模块(4)和测试接口(5)；Soc待测模块(1)与母板接口控制模块(2)连接，母板接口控制模块(2)与测试板连接器(3)连接，测试板连接器(3)与子板接口控制模块(4)连接，子板接口控制模块(4)与测试接口(5)连接；测试接口(5)为多个；Soc待测模块(1)的功能为：模拟SoC芯片功能，并把待测信号与母板接口控制模块(2)连接；母板接口控制模块(2)的功能为：把SoC待测信号压缩后通过测试板连接器(3)发送到测试子板；子板接口控制模块(4)的功能为：接收母板发送到测试子板的数据，解析后发送到测试接口(5)；第二步处理SoC待测信号根据原型验证所需的测试内容提取待测信号，并且待测信号根据所述的不同时钟域分组，时钟声明为Clk_test[N-1:0]，其中N-1为时钟域个数；母板接口控制模块(2)为每个时钟域的待测信号输入压缩比例控制时钟Clk_compress[N-1:0]，根据Clk_compress母板接口控制模块(2)利用时分复用方式将同一时钟域的多个待测信号进行压缩处理，若第M组待测信号位宽为1...

【专利技术属性】
技术研发人员：赵晨旭，刘志哲，郭广浩，
申请(专利权)人：北京遥感设备研究所，
类型：发明
国别省市：北京,11