存储装置及其数据训练方法制造方法及图纸

一种存储装置包括：多个非易失性存储器件，每个通过使用数据选通信号和数据信号来交换数据；和存储控制器，将所述多个非易失性存储器件分类为多个组并以所述多个组为单位执行训练。存储控制器对所述多个组的第一组中选择的第一非易失性存储器件执行数据训练，并通过使用第一非易失性存储器件的数据训练的结果值来设定包括在第一组中的第二非易失性存储器件的数据信号的延迟。

Storage Device and Its Data Training Method

A storage device includes a plurality of non-volatile memory devices, each of which exchanges data by using data selector signals and data signals, and a storage controller that classifies the plurality of non-volatile memory devices into groups and performs training in units of the groups. The storage controller performs data training on the first non-volatile memory device selected in the first group of the plurality of groups, and sets the delay of the data signal of the second non-volatile memory device included in the first group by using the result value of the data training of the first non-volatile memory device.

【技术实现步骤摘要】
存储装置及其数据训练方法
这里公开的专利技术构思的各种示例实施方式涉及一种半导体器件，更具体地，涉及用于以组为单位执行数据训练(datatraining)的存储装置、数据训练方法、系统和/或其非瞬时性计算机可读介质。
技术介绍
存在对数据训练(或“DQ”训练)的需求和/或期望以确保用多个非易失性存储器件和存储控制器实现的存储装置中的数据的可靠性。数据训练包括读训练和写训练。读训练是指其中存储控制器使来自非易失性存储器件的数据输出Dout的眼图的中心对准的操作。写训练是指用于使要被写入在非易失性存储器件中的数据Din(例如输入数据)的眼图对准的操作。为了数据训练，存储控制器可以将特定模式(specificpattern)的数据写入在相应的非易失性存储器件中，或者可以从非易失性存储器件读取特定模式的数据。为了在非易失性存储器件中写入或读取模式数据的目的，需要和/或期望输入命令和地址。因此，执行数据训练不可避免地期望和/或要求输入命令和地址以及输入或输出模式数据所花费的时间以及AC时序的时间。由于期望和/或要求高速度且高容量的存储装置，所以期望和/或要求包括更多非易失性存储器件作为存储介质并提供更迅速(例如更快)的响应特性的存储装置。在包括大量非易失性存储器件的存储装置中，为了在诸如上电(例如装置引导序列等)的情况下提供快速访问性能的目的，需要减少开启时间。对减少开启时间(特别地，用于数据训练所花的时间)的技术存在需求。
技术实现思路
本专利技术构思的各种示例实施方式提供了其中可进行高速数据训练的存储装置、数据训练方法、系统和/或其非瞬时性计算机可读介质。根据至少一个示例实施方式的一方面，一种存储装置包括：多个非易失性存储器件，每个配置为基于数据选通信号和数据信号交换数据；以及存储控制器，配置为将所述多个非易失性存储器件分类为多个组，并以所述多个组为单位对所述多个非易失性存储器件进行训练，并且存储控制器还配置为对所述多个组中的第一组中选择的第一非易失性存储器件执行数据训练并基于第一非易失性存储器件的数据训练的结果值来设定包括在第一组中的第二非易失性存储器件的数据信号的延迟。根据至少一个示例实施方式的另一方面，一种存储装置包括：多个非易失性存储器件，每个配置为基于数据选通信号和数据信号来交换数据；存储控制器，配置为访问所述多个非易失性存储器件；多个缓冲芯片，每个配置为在存储控制器与所述多个非易失性存储器件之间提供数据缓冲功能，并且存储控制器还配置为对所述多个缓冲芯片执行数据训练并跳过所述多个非易失性存储器件的数据训练。根据至少一个示例实施方式的另一方面，一种存储装置的数据训练方法，该存储装置包括存储控制器和多个非易失性存储器件，该方法包括：使用存储控制器基于分类标准将所述多个非易失性存储器件分类为多个组，所述多个组中的每个组包括至少两个非易失性存储器件；使用存储控制器在所述多个组中的至少一个组中选择代表性非易失性存储器件；使用存储控制器对代表性非易失性存储器件执行数据训练；以及基于代表性非易失性存储器件的数据训练结果使用存储控制器来设定所述至少一个组中包括的非代表性非易失性存储器件的数据信号的延迟值。附图说明从以下参照附图的描述，以上和其它的目的和特征将变得明显，其中除非另外地说明，相同的附图标记在各个附图中始终表示相同的部件，附图中：图1是示出根据本专利技术构思的至少一个示例实施方式的读训练方法的方框图；图2是示出根据本专利技术构思的至少一个示例实施方式的存储装置的方框图；图3是示出根据本专利技术构思的至少一个示例实施方式的存储控制器的方框图；图4是示出根据至少一个示例实施方式的图2的非易失性存储器件的方框图；图5是示出根据本专利技术构思的至少一个示例实施方式的用于对非易失性存储器件分组的方法的一个示例的方框图；图6是示出根据本专利技术构思的至少一个示例实施方式的用于对非易失性存储器件分组的方法的方框图；图7是示出根据至少一个示例实施方式的按照数据信号线的长度进行分组的存储装置的示例的截面图；图8是示出根据至少一个示例实施方式的基于数据信号线的电特性的分组应用到其的存储装置的示例的方框图；图9是示出根据本专利技术构思的至少一个示例实施方式的存储装置的数据训练方法的流程图；图10是示出根据本专利技术构思的至少一个示例实施方式的用于对非易失性存储器件分组的方法的方框图；以及图11是示出根据至少一个示例实施方式的在图10的存储装置中执行的基于组的数据训练方法的流程图。具体实施方式将理解，前面的一般描述和下面的详细描述都作为示例来提供，为了说明而不是为了限制本专利技术的范围。附图标记将在本专利技术构思的示例实施方式中被详细地表现，其示例在附图中示出。只要是可能的，在附图和描述中使用相同的附图标记来指代相同或相似的部件。下面，NAND型闪存器件将作为非易失性存储器件讨论，用于描述本专利技术构思的至少一个示例实施方式的特征和功能。然而，根据这里公开的内容，本领域技术人员可以容易地理解本专利技术构思的其它优点和性能。例如，本专利技术构思的示例实施方式的特征可以应用于作为非易失性存储器件的相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)、NOR闪存等。这里，本说明书中使用的术语“数据训练”是指搜索数据信号(DQ)的眼图的中心并根据搜索结果调整数据信号(DQ)的采样时间点和/或发送位置的操作。本专利技术构思可以通过另一些示例实施方式实现或应用。此外，详细描述可以根据观察点和应用来改变或修改，而没有脱离本专利技术构思的权利要求、范围和精神以及任何其它的目的。下面，将参照附图详细描述本专利技术构思的各种示例实施方式。图1是示出根据本专利技术构思的至少一个示例实施方式的读训练方法的方框图。参照图1，在读训练(例如数据读训练)中，用于包括至少一个非易失性存储器件(例如非易失性存储器件20)的存储装置的存储控制器10可以通过数据信号线30将从非易失性存储器件20提供的数据信号DQ的采样时间点“S”调整为数据信号(DQ)窗口的中心“C”。尽管在图1中仅示出单个非易失性存储器件，但是示例实施方式不限于此，存储装置中可以包括两个或更多个非易失性存储器件。在读训练中，存储控制器10可以向非易失性存储器件20提供请求训练模式和地址的命令。非易失性存储器件20响应于读使能信号/RE的触发而输出数据信号DQ和数据选通信号DQS。非易失性存储器件20通过使用数据信号DQ输出存储控制器10所请求的训练模式(例如所请求的训练模式)。如果非易失性存储器件20将数据信号DQ传送到存储控制器10，则存储控制器10的接收锁存器11对传送的数据信号DQ采样。非易失性存储器件20可以输出例如中心对准的眼图(EP)22的数据信号DQ。然而，由于各种因素(诸如由于非易失性存储器件的性能、数据信道总线、非易失性存储器件和存储控制器之间的距离等引起的物理限制)，传送到存储控制器10的数据信号DQ可能对于各个数据信道或各个数据线具有不同的延迟。读训练是用于将从非易失性存储器件20提供的数据信号DQ的眼图12的采样时间点“S”调整到眼图12的中心“C”的操作。也就是，接收锁存器11的采样时间点可以通过读训练被调整时间Δt。例如，向接收锁存器11提供时钟信号的延迟锁定环(DLL)电路的读时序偏本文档来自技高网...

【技术保护点】
1.一种存储装置，包括：多个非易失性存储器件，每个配置为基于数据选通信号和数据信号交换数据；和存储控制器，配置为将所述多个非易失性存储器件分类为多个组，并以所述多个组为单位对所述多个非易失性存储器件进行训练；以及所述存储控制器还配置为对所述多个组中的第一组中选择的第一非易失性存储器件执行数据训练，并基于对于所述第一非易失性存储器件的数据训练的结果值来设定包括在所述第一组中的第二非易失性存储器件的数据信号的延迟。

【技术特征摘要】
2017.09.08 KR 10-2017-01153531.一种存储装置，包括：多个非易失性存储器件，每个配置为基于数据选通信号和数据信号交换数据；和存储控制器，配置为将所述多个非易失性存储器件分类为多个组，并以所述多个组为单位对所述多个非易失性存储器件进行训练；以及所述存储控制器还配置为对所述多个组中的第一组中选择的第一非易失性存储器件执行数据训练，并基于对于所述第一非易失性存储器件的数据训练的结果值来设定包括在所述第一组中的第二非易失性存储器件的数据信号的延迟。2.根据权利要求1所述的存储装置，其中所述存储控制器配置为通过基于用于选择所述多个非易失性存储器件的芯片使能信号对所述多个组分类来执行所述多个非易失性存储器件的分类。3.根据权利要求2所述的存储装置，其中所述芯片使能信号包括第一芯片使能信号和第二芯片使能信号，并且所述存储控制器还配置为将由所述第一芯片使能信号选择的非易失性存储器件分类为所述第一组并将由所述第二芯片使能信号选择的非易失性存储器件分类为第二组。4.根据权利要求1所述的存储装置，其中所述存储控制器还配置为基于与连接到所述存储控制器的所述多个非易失性存储器件相关的信号线的长度来执行所述多个组的分类。5.根据权利要求4所述的存储装置，其中所述信号线包括用于传输各个数据信号的数据信号线。6.根据权利要求1所述的存储装置，其中所述存储控制器还配置为基于堆叠在印刷电路板上的所述多个非易失性存储器件的高度来执行所述多个组的分类。7.根据权利要求1所述的存储装置，其中所述存储控制器还配置为基于所述多个非易失性存储器件到其上安装有所述多个非易失性存储器件的印刷电路板上的所述存储控制器的相对距离来执行所述多个组的分类。8.一种存储装置，包括：多个非易失性存储器件，每个配置为基于数据选通信号和数据信号交换数据；存储控制器...

【专利技术属性】
技术研发人员：李哲承，黄淳石，李忠义，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR