一种静电释放保护装置及电路制造方法及图纸

本申请公开了一种静电释放保护装置及电路，用以在逻辑门电路中产生静电释放现象时避免逻辑门电路中的元器件损坏、保护逻辑门电路。该静电释放保护装置包括逻辑门电路和第一晶体管。逻辑门电路用于实现指定逻辑运算；第一晶体管的栅极悬空，第一晶体管的源极与逻辑门电路的第一电极连接，第一晶体管的漏极与逻辑门电路的第二电极连接，用于在第一电极和第二电极之间存在静电释放时保护逻辑门电路，第一电极和第二电极为逻辑门电路的源极、栅极和漏极中任意两个不同的电极；其中，第一晶体管的源极和漏极之间通过非晶硅层连接。

An Electrostatic Release Protection Device and Circuit

This application discloses an electrostatic release protection device and circuit for avoiding component damage and protecting logic gate circuit when electrostatic release occurs in logic gate circuit. The electrostatic release protection device includes a logic gate circuit and a first transistor. Logic gate circuit is used to realize specified logic operation; the gate of the first transistor is suspended; the source of the first transistor is connected with the first electrode of the logic gate circuit; the drain of the first transistor is connected with the second electrode of the logic gate circuit; it is used to protect the logic gate circuit when electrostatic discharge exists between the first electrode and the second electrode; the first electrode and the second electrode are logic gate circuits. Any two different electrodes in the source, gate and drain poles, where the source and drain poles of the first transistor are connected through an amorphous silicon layer.

【技术实现步骤摘要】
一种静电释放保护装置及电路
本申请涉及电路
，尤其涉及一种静电释放保护装置及电路。
技术介绍
对于电子设备来说，维系其工作的电子系统通常由若干个电路组成的。而每个电路中又包含多个逻辑门电路，每个逻辑门电路各自实现其逻辑运算，从而使得该电路完成相关业务。由于天气干燥、摩擦、接触、电磁感应等原因，逻辑门电路的电极之间会发生静电释放(electrostaticdischarge，ESD)现象。当逻辑门电路的两个电极之间产生静电时，高压静电会导致两个电极间短路，此时，高压静电会在两个电极间释放。静电释放会导致逻辑门电路中的元器件损坏、逻辑门电路难以实现其逻辑运算，进而导致该逻辑门电路所在电路无法完成相关业务，影响电子设备的使用。例如，面内栅极(gateinpanel，GIP)电路用于对选通信号进行移位，从而控制电子设备的屏幕显示。GIP电路中包含非门、与非门、选通门等逻辑门电路，通过逻辑门电路之间的相互配合，可以使得GIP电路实现选通信号的移位。一种可能的情况是，当GIP电路中的与非逻辑门电路(以下简称“与非门”)的栅极和漏极间发生ESD现象时，会导致与非门中的元器件损坏、与非门无法实现与非运算，进而导致GIP电路无法实现选通信号的移位，对电子设备的屏幕显示造成影响，影响用户的正常使用。综上，亟需一种静电释放保护方案，从而在逻辑门电路中产生静电释放现象时避免逻辑门电路中的元器件损坏、保护逻辑门电路。
技术实现思路
本申请提供一种静电释放保护装置及电路，用以在逻辑门电路中产生静电释放现象时避免逻辑门电路中的元器件损坏、保护逻辑门电路。第一方面，本申请实施例提供一种静电释放保护装置，该装置包括：逻辑门电路和第一晶体管。其中，逻辑门电路用于实现指定逻辑运算；第一晶体管的栅极悬空，第一晶体管的源极与逻辑门电路的第一电极连接，第一晶体管的漏极与逻辑门电路的第二电极连接，用于在第一电极和第二电极之间存在静电释放时保护逻辑门电路，第一电极和第二电极为逻辑门电路的源极、栅极和漏极中任意两个不同的电极；其中，第一晶体管的源极和漏极之间通过非晶硅层连接。其中，逻辑门电路包括但不限于与门电路、或门电路、非门电路、与非门电路、选通门电路等。在第一方面提供的静电释放保护装置中，由于第一晶体管的源极和漏极分别与逻辑门电路的第一电极和第二电极连接，且第一晶体管的源极和漏极之间通过非晶硅层连接，因而由于非晶硅层在低压下高阻、在高压下导通的特点，当逻辑门电路的第一电极和第二电极之间发生静电释放现象时，高压静电会使得第一晶体管导通，从而使得第一电极和第二电极处于同一电位，因此在第一电极和第二电极之间不会存在激烈的静电释放，起到了对逻辑门电路的静电释放保护作用。以GIP电路为例，当GIP电路中的每个逻辑门电路均在第一电极和第二电极之间设置上述第一晶体管时，每个逻辑门电路均可以得到静电释放保护。此外，与现有技术中在GIP电路外围设置四个ESD保护回路的方式相比，采用本申请实施例提供的静电释放保护装置可以使得GIP电路中的每个逻辑门电路均得到保护，静电释放保护的效果更佳。同时，在每个逻辑门电路中设置第一晶体管对逻辑门电路进行静电释放保护的方式仅占用电路板上较小的空间、易于实现。在一种可能的设计中，该静电释放保护装置还包括第二晶体管。第二晶体管的栅极悬空，第二晶体管的源极与第一电极连接，第二晶体管的漏极与逻辑门电路的第三电极连接，用于在第一电极和第三电极之间存在静电释放时保护逻辑门电路，第三电极为逻辑门电路的源极、栅极和漏极中除第一电极和第二电极之外的电极；其中，第二晶体管的源极和漏极之间通过非晶硅层连接。采用上述方案，第二晶体管可以避免第一电极和第三电极之间产生激烈的静电释放，起到了对逻辑门电路的静电释放保护作用。在一种可能的设计中，第一电极为逻辑门电路的栅极，第二电极为逻辑门电路的源极；或者，第一电极为逻辑门电路的栅极，第二电极为逻辑门电路的漏极。采用上述方案，可以避免逻辑门电路的栅极和源极之间产生激烈的静电释放，或者避免逻辑门电路的栅极和漏极之间产生激烈的静电释放。在一种可能的设计中，第一晶体管的源极和漏极之间的非晶硅层可通过激光晶化过程在第一晶体管的源极和漏极之间的半导体层上覆盖光罩形成。采用上述方案，提供了一种在第一晶体管的源极和漏极之间形成非晶硅层的方式。在一种可能的设计中，第二晶体管的源极和漏极之间的非晶硅层可通过激光晶化过程在第二晶体管的源极和漏极之间的半导体层上覆盖光罩形成。采用上述方案，提供了一种在第二晶体管的源极和漏极之间形成非晶硅层的方式。第二方面，本申请实施例提供一种电路，该电路包括上述第一方面或上述第一方面的任意一种设计提供的静电释放保护装置。例如，上述第二方面提供的电路可以是GIP电路。附图说明图1为本申请实施例提供的一种非门电路的结构示意图；图2为本申请实施例提供的一种与非门电路的结构示意图；图3为本申请实施例提供的一种晶体管的结构示意图；图4为本申请实施例提供的一种在非晶硅成膜上将准分子激光晶化为多晶硅的示意图；图5为本申请实施例提供的一种在激光晶化过程中形成非晶硅层的示意图；图6为本申请实施例提供的第一种静电释放保护装置的结构示意图；图7为本申请实施例提供的第二种静电释放保护装置的结构示意图；图8为本申请实施例提供的第三种静电释放保护装置的结构示意图；图9为本申请实施例提供的一种电路的结构示意图。具体实施方式在电子设备中，对于需要完成某个业务的电路来说，该电路中可以包含若干个逻辑门电路，每个逻辑门电路各自实现其逻辑运算，从而使得该电路完成相关业务。但是，由于天气干燥、摩擦、接触、电磁感应等原因，逻辑门电路的电极之间常常会发生ESD现象。例如，在冬季，用户在室外使用手机时，用于控制手机屏幕显示的GIP电路中的逻辑门电路的两个电极(例如栅极和漏极，或者，栅极和源极)之间会发生ESD现象。当ESD现象发生时，两个电极间相当于短路，高压静电在两个电极之间剧烈释放，导致GIP电路无法实现其功能，从而影响手机的屏幕显示。本申请提供一种静电释放保护装置及电路，用以在逻辑门电路中产生静电释放现象时避免逻辑门电路中的元器件损坏、保护逻辑门电路。需要说明的是，本申请中所涉及的多个，是指两个或两个以上。另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。下面，对本申请涉及的基本概念进行解释。需要说明的是，这些解释是为了让本申请更容易被理解，而不应该视为对本申请所要求的保护范围的限定。一、逻辑门电路本申请实施例中，逻辑门电路是指用于实现常用逻辑运算的电子电路。例如，逻辑门电路可以是与门电路、或门电路、非门电路、与非门电路、选通门电路等。其中，非门电路的内部结构图以及示意图可以如图1所示。图1中，非门电路由两个晶体管组成，输出端(OUT)输出的数值由输入端(IN)输入的数值取反得到；非门电路可以用“INV”表示。与非门电路的内部结构图以及示意图可如图2所示，此处不再赘述。通常，逻辑门电路中包含三个电极：栅极、源极和漏极。以图1所示的非门电路为例，图1中，VHL端为源极、IN端为栅极、VGH端为漏极。在逻辑门电路中，栅极和源极之间，以本文档来自技高网...

【技术保护点】
1.一种静电释放保护装置，其特征在于，包括：逻辑门电路，用于实现指定逻辑运算；第一晶体管，所述第一晶体管的栅极悬空，所述第一晶体管的源极与所述逻辑门电路的第一电极连接，所述第一晶体管的漏极与所述逻辑门电路的第二电极连接，用于在所述第一电极和所述第二电极之间存在静电释放时保护所述逻辑门电路，所述第一电极和所述第二电极为所述逻辑门电路的源极、栅极和漏极中任意两个不同的电极；其中，所述第一晶体管的源极和漏极之间通过非晶硅层连接。

【技术特征摘要】
1.一种静电释放保护装置，其特征在于，包括：逻辑门电路，用于实现指定逻辑运算；第一晶体管，所述第一晶体管的栅极悬空，所述第一晶体管的源极与所述逻辑门电路的第一电极连接，所述第一晶体管的漏极与所述逻辑门电路的第二电极连接，用于在所述第一电极和所述第二电极之间存在静电释放时保护所述逻辑门电路，所述第一电极和所述第二电极为所述逻辑门电路的源极、栅极和漏极中任意两个不同的电极；其中，所述第一晶体管的源极和漏极之间通过非晶硅层连接。2.根据权利要求1所述的装置，其特征在于，还包括：第二晶体管，所述第二晶体管的栅极悬空，所述第二晶体管的源极与所述第一电极连接，所述第二晶体管的漏极与所述逻辑门电路的第三电极连接，用于在所述第一电极和所述第三电极之间存在静电释放时保护所述逻辑门电路，所述第三电极为所述逻辑门电路的源极、栅...

【专利技术属性】
技术研发人员：梁艳峰，晁康洁，舒迎飞，濮春朗，
申请(专利权)人：华为终端东莞有限公司，
类型：发明
国别省市：广东,44