一种高速信号采样系统技术方案

本发明专利技术公开了一种高速信号采样系统，包括时钟产生模块、分频单元、倍频单元、ADC模块以及FPGA模块，所述时钟产生模块的时钟信号输出端分别与分频单元、倍频单元相连，分频单元的转换时钟信号输出端、倍频单元的数据时钟信号输出端均与ADC模块的模拟信号输入端相连，ADC模块的数字信号输出端与FPGA模块相连，所述FPGA模块包括两路数据通道，每路数据通道由依次连接的数据接收单元、FIFO存储单元和串并转换单元组成，数据时钟信号输出端分别与每路数据通道的数据接收单元相连，转换时钟信号输出端与FIFO存储单元和串并转换单元相连。本发明专利技术通过双通道采样方式拓展到16通道，最后达到64通道18bit 5MSPS的采集系统，使该采样系统具有较高采样率、高对比度以及高采样精度。

A High Speed Signal Sampling System

The invention discloses a high-speed signal sampling system, which includes clock generation module, frequency division unit, frequency doubling unit, ADC module and FPGA module. The output terminal of the clock signal of the clock generation module is connected with frequency division unit and frequency doubling unit respectively. The output terminal of the converted clock signal of the frequency division unit and the output terminal of the data clock signal of the frequency doubling unit are all transmitted with the analog signal of the ADC module. The input end is connected, and the digital signal output end of the ADC module is connected with the FPGA module. The FPGA module includes two data channels. Each data channel is composed of data receiving unit, FIFO storage unit and serial-parallel conversion unit connected in turn. The output end of the data clock signal is connected with the data receiving unit of each data channel, and the output end of the converted clock signal is connected with the FIFO storage unit and the serial-parallel conversion unit respectively. Series to parallel conversion units are connected. The invention expands the dual-channel sampling mode to 16 channels, and finally achieves a 64-channel 18 Bit 5 MSPS acquisition system, so that the sampling system has high sampling rate, high contrast and high sampling accuracy.

【技术实现步骤摘要】
一种高速信号采样系统
本专利技术涉及信号采样
，特别是涉及一种高速信号采样系统。
技术介绍
随着太赫兹技术的飞速发展，太赫兹成像得到越来越广泛的应用，相对于X成像，太赫兹成像具备发射功率小，对人体无伤害的优点，同时由于太赫兹也具备高带宽的特点，保持了X成像的高分辨率、精细成像等优点，因此在机场、高铁等安检领域以及公安系统得到越来越广泛的应用。太赫兹成像对采集系统提出了更高的要求：因为大带宽，要求采集系统具有较高采样率；又因为成像要求的大动态范围，高对比度，因此要求采集系统具备很高的采样精度（采样精度18bitENOB>=16bit）。高速采集系统作为通信、雷达以及成像等系统的核心部件，一直是国内外研究的热点与重点，之前针对通信与雷达应用的采集系统，采样精度基本集中在14到16bit，采样速率80~200MSPS；彩超等医疗成像系统，ADC采样精度基本在12bit，采样速率>10MSPS；示波器等测量设备，需要极高采样速率（带宽在500M的示波器，通常采样速率超过2.5GSPS），但是采样精度不高，通常只需要8bit。高精度采集系统18~24bit，通常在工业测量等领本文档来自技高网...

【技术保护点】
1.一种高速信号采样系统，其特征在于：包括时钟产生模块、分频单元、倍频单元、ADC模块以及FPGA模块，所述时钟产生模块的时钟信号输出端分别与分频单元、倍频单元相连，分频单元的转换时钟信号输出端、倍频单元的数据时钟信号输出端均与ADC模块的模拟信号输入端相连，ADC模块的数字信号输出端与FPGA模块相连，所述FPGA模块包括两路数据通道，每路数据通道由依次连接的数据接收单元、FIFO存储单元和串并转换单元组成，数据时钟信号输出端分别与每路数据通道的数据接收单元相连，转换时钟信号输出端分别与FIFO存储单元和串并转换单元相连。

【技术特征摘要】
1.一种高速信号采样系统，其特征在于：包括时钟产生模块、分频单元、倍频单元、ADC模块以及FPGA模块，所述时钟产生模块的时钟信号输出端分别与分频单元、倍频单元相连，分频单元的转换时钟信号输出端、倍频单元的数据时钟信号输出端均与ADC模块的模拟信号输入端相连，ADC模块的数字信号输出端与FPGA模块相连，所述FPGA模块包括两路数据通道，每路数据通道由依次连接的数据接收单元、FIFO存储单元和串并转换单元组成，数据时钟信号输出端分别与每路数据通道的数据接收单元相连，转换时钟信号输出端分别与FIFO存储单元和串并转换单...

【专利技术属性】
技术研发人员：彭光辉，陶磊，赵启卫，黄丽洪，
申请(专利权)人：成都国腾实业集团有限公司，
类型：发明
国别省市：四川,51