【技术实现步骤摘要】
用于数字系统中的时钟合成器的1到16和1.5到7.5分频器相关申请的交叉引用本申请是2016年6月23日提交的美国专利申请15/191,147的部分接续申请案，并要求所述申请的优先权，所述申请以引用的方式并入本文中。
本专利技术涉及适用于锁相环时钟产生子系统的分频器。
技术介绍
数字集成电路的锁相环时钟产生系统通常接收参考频率，并使参考频率以第一常数分频以向相位检测器提供第一输入。本地振荡器信号以第二常数分频以向相位检测器提供第二输入；相位检测器的输出控制本地振荡器的频率。接着，对本地振荡器信号进行分频以便为数字集成电路提供时钟信号。数字集成电路的时钟频率合成子系统的计数器通常在电路的最快切换装置当中；通常需要锁相环中的计数器的分频比的柔性，因为它准许锁定到更大范围的基准频率，同时潜在地准许本地振荡器的运行更慢。
技术实现思路
在实施例中，分频器单元具有配置成以奇数整数进行分频的数字分频器，以及耦合到数字分频器的输出的倍频的双边沿触发的单触发电路。分频器单元可配置成以可选自至少具有1.5、2.5和3.5的非整数比的可配置比对输入频率进行分频。在实施例中，分频器单元依赖...
【技术保护点】
1.一种倍频器，其具有包括第一时钟和第二时钟的输入，并具有输出，所述倍频器包括：第一触发器，其具有进行耦合以接收所述第一时钟输入且配置成在所述第二时钟输入的上升边沿上触发的数据输入；第二触发器，其具有进行耦合以接收所述第一时钟输入且配置成在所述第二时钟的下降边沿上触发的数据输入；以及异或门，其进行耦合以接收来自所述第一触发器的输出和来自所述第二触发器的输出。
【技术特征摘要】
2017.08.09 US 15/673,2981.一种倍频器，其具有包括第一时钟和第二时钟的输入，并具有输出，所述倍频器包括：第一触发器，其具有进行耦合以接收所述第一时钟输入且配置成在所述第二时钟输入的上升边沿上触发的数据输入；第二触发器，其具有进行耦合以接收所述第一时钟输入且配置成在所述第二时钟的下降边沿上触发的数据输入；以及异或门，其进行耦合以接收来自所述第一触发器的输出和来自所述第二触发器的输出。2.一种1.5分频分频器，包括：3分频电路，其具有方波输出；以及根据权利要求1所述的倍频器。3.一种N又二分之一分频分频器，N是在1和7之间的整数，所述分频器具有包括2N+1分频数字分频器的输出；进行耦合以驱动倍频器，所述倍频器进行耦合以驱动所述输出，其中脉冲具有根据数字时钟的边沿确定的宽度。4.根据权利要求3所述的分频器，其中所述倍频器包括：具有数据输入的第一触发器，所述数据输入进行耦合以接收2N+1分频分频器的输出且配置成在所述数字时钟的上升边沿上触发；具有数据输入的第二触发器，所述数据输入进行耦合以接收数据输入，并进行耦合以接收所述2N+1分频分频器的所述输出且配置成在所述数字时钟的下降边沿上触发；以及异或门，其进行耦合以接收来自所述第一触发器的输出和来自所述第二触发器的输出。5.一种分频器系统，其配置有具有分频器系统输出的门控时钟，所述分频器系统包括：根据权利要求4所述的分频器，其中N可选自包括2、3和4的整数组；3分频分频器，其具有方波输出且进行耦合以驱动第二倍频器；门控时钟树，其进行耦合以向根据权利要求4所述的分频器和所述3分频分频器中的选定一个提供门控时钟，根据权利要求4所述的分频器和所述3分频分频器中的未选定分频器接收静止时钟；多路复用电路，其调适成至少从所述3分频分频器的输出、所述第二倍频器的输出和根据权利要求4所述的分频器的输出中选择分频器系统输出。6.根据权利要求5所述的分频器系统，其中所述第二倍频器包括：具有数据输入的第一触发器，所述数据输入进行耦合以接收3分频分频器的输出且配置成在所述门控时钟树的上升边沿上触发；具有数据输入的第二触发器，所述数据输入进行耦合以接收数据输入，并进行耦合以接收所述3分频分频器的所述输出且配置成在所述门控时钟树的下降边沿上触发；以及异或门，其进行耦合以接收来自所述第一触发器的输出和来...
【专利技术属性】
技术研发人员：吴卿乐，牛祺，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。