一种基于带宽扩展交叉编址的双端口SRAM访问控制系统及方法技术方案

本发明专利技术公开了一种基于带宽扩展交叉编址的双端口SRAM访问控制系统及方法，系统包括片内存储体、2个片选生成单元、交叉编址访问处理单元、数据对齐控制单元、数据拼接单元和容量可变缓存区，方法包括主机访问控制接口访问方法和多硬件访问控制接口的访问方法。通过片内存储体、数据对齐单元和交叉编址访问单元实现多块双端口SRAM同一时刻的并行访问节省了时间，实现了对片内存储体的紧致存储，达到了对存储空间最高效的利用，避免了同时访问冲突问题，最大化地保证了全系统的高效工作；同时，本发明专利技术设计结构简单清晰，控制灵活高效，多设备访问交叉编址通用性强，可变带宽访问便于移植，易于实施，可广泛应用于嵌入式系统芯片及专用集成电路中。

A Dual-Port SRAM Access Control System and Method Based on Bandwidth Expansion Cross-Addressing

The invention discloses a dual-port SRAM access control system and method based on bandwidth expansion cross-address. The system includes on-chip memory, two chip selection generating units, cross-address access processing unit, data alignment control unit, data splicing unit and capacity variable buffer. The method includes host access control interface access control method and access of multi-hardware access control interface. Method. By using on-chip memory, data alignment unit and cross-addressing access unit, the parallel access of multiple dual-port SRAMs at the same time saves time, realizes compact storage of on-chip memory, achieves the most efficient utilization of storage space, avoids the problem of simultaneous access conflict, and maximizes the efficient work of the whole system; at the same time, the design structure of the present invention is simple and simple. Clear, flexible and efficient control, multi-device access cross-address versatility, variable bandwidth access easy to transplant, easy to implement, can be widely used in embedded system chips and application specific integrated circuits.

【技术实现步骤摘要】
一种基于带宽扩展交叉编址的双端口SRAM访问控制系统及方法
本专利技术属于集成电路设计领域，涉及一种基于带宽扩展交叉编址的双端口SRAM访问控制系统及方法。
技术介绍
近年来，随着半导体技术的飞速发展，对集成电路的规模与性能需求不断提升，在嵌入式系统芯片(SoC)及专用集成电路(ASIC)的设计过程中，通常采用大容量片内SRAM来实现对指令和数据的存储，同时要实现对片内SRAM进行快速高效地访问。基于这样的需求，一般采用设计片内SRAM控制器的方式来完成对SRAM的读写访问。在目前的设计中，大致有三种控制器设计方法：(1)针对常用单端口SRAM设计的控制器。该控制器结构较为简单，但通常情况下只能满足单一设备或多设备交错访问，且访问一般为固定带宽，使用灵活性差，工作效率较低。(2)针对独立双端口SRAM设计的控制器。这种控制器两路端口的访问控制较为独立，双设备访问情况下，无需交错，在同一时刻可通过两路控制接口实现读写访问，但其访问同样为固定带宽，无法适应可变的设备接口，同时针对多设备访问控制灵活性不强，工作效率无法提高。(3)针对全定制多端口SRAM设计的控制器。由于SRAM存储器每增加一个端口都必须相应增加每个存储单元的字线和位线数量，采用这种SRAM本身会在功耗和面积开销上大大提高。同时控制器结构将繁琐冗余，通常情况下不选用这种方法。因此，如何设计一款灵活高效且控制多变、适应性多样的片内SRAM控制器是提升集成电路工作性能的关键点之一。然而，以上设计的几种片内SRAM访问控制器的结构均未能实现在多设备访问的情况下，协同处理进行带宽适应性扩展的高效访问，目前也没有更优的设计结构。
技术实现思路
本专利技术的目的在于克服上述现有技术的缺点，提供一种基于带宽扩展交叉编址的双端口SRAM访问控制系统及方法，既能协同多设备访问进行交叉编址控制，又能对带宽进行适应性扩展，而且还能实现对存储空间的紧致存储，从而提高了访问的高效性及灵活性，同时又能解决现有结构在设计复杂度高、功耗及面积开销大等诸多方面的问题。为达到上述目的，本专利技术采用以下技术方案予以实现：一种基于带宽扩展交叉编址的双端口SRAM访问控制系统，包括多硬件访问控制接口访问控制系统和主机访问控制接口访问控制系统；双端口SRAM的一端口为主机访问控制接口的专用访问端口，另一端口由多个硬件访问控制接口共享；其中，多硬件访问控制接口访问控制系统包括片内存储体、第一片选生成单元、交叉编址访问处理单元、数据对齐控制单元和容量可变缓存区；其中：片内存储体选用若干个双端口SRAM进行并行组拼，并统一编址；第一片选生成单元用于根据多个硬件访问控制接口提供的访问地址通过译码产生访问片选；交叉编址访问处理单元用于对SRAM多个硬件接口共享的端口的访问冲突监测和处理，保证多接口访问的先后顺序；数据对齐控制单元用于对访问数据进行带宽扩展和数据拼接；容量可变缓存区用于缓存需要进行带宽扩展的访问数据，便于数据进行带宽扩展。本专利技术进一步的改进在于：主机访问控制接口访问控制系统包括片内存储体、容量可变缓存区、第二片选生成单元和数据拼接单元；其中：第二片选生成单元用于根据主机访问控制接口提供的访问地址通过译码产生访问片选；数据拼接单元用于访问数据的位宽匹配控制及数据大小端拼接。一种基于带宽扩展交叉编址的双端口SRAM访问控制方法，包括主机访问控制接口访问控制方法和多硬件访问控制接口访问控制方法；其中，多硬件访问控制接口访问控制方法包括以下步骤：步骤1：多硬件访问控制接口发起访问，第一片选生成单元根据多硬件访问控制接口提供的访问地址通过译码产生访问片选，选出进行数据交互的SRAM体；步骤2：访问数据经过交叉编址访问处理单元进行冲突处理后送至数据对齐控制单元，在数据对齐控制单元进行数据带宽的扩展拼接后缓存至容量可变缓存区；然后缓存至容量可变缓存区的全部访问数据与步骤1中选出的SRAM进行数据交互。进一步的改进在于：主机访问控制接口访问控制方法包括以下步骤：步骤a：主机访问控制接口发起访问，通过第一片选生成单元译码产生访问片选，选出进行数据交互的SRAM体；步骤b：访问数据通过数据拼接单元进行大小端拼接后直接与步骤a中选出的SRAM体进行数据交互。步骤1的具体方法为：第二片选生成单元通过对多硬件访问控制接口提供的访问首地址求余，计算访问首地址对应的SRAM体编号，根据访问扩展位宽后的字节数k，生成对应的一组片选信号ramcsn～ramcsn+k-1，实现多块存储体的并行访问。步骤2中在数据对齐控制单元进行数据带宽的扩展拼接后缓存至容量可变缓存区的具体方法为：将编号为n的访问首块SRAM体对应到容量可变缓存区的第一块1Byte缓存区，编号为n+1的SRAM体对应第二块1Byte缓存区，依次类推，直至完成数据对齐控制后，一次性完成数据从SRAM体的读取并存储到容量可变缓存区或数据从容量可变缓存区到SRAM体的写入。步骤a的具体方法为：当主机按照8位读写数据访问时，与SRAM位宽匹配，每次访问1块SRAM体，第一片选生成单元通过主机访问控制接口提供的访问首地址Start_addr对0x0A求余计算结果，计算本次访问对应的SRAM编号n，对应编号的SRAM片选ramcsn有效，数据位宽根据BSEL状态选择高/低8位；当主机按照16位读写数据访问时，每次访问两块SRAM体；第一片选生成单元通过主机访问控制接口提供的访问首地址Start_addr对0x0A求余计算结果，计算本次访问对应的SRAM编号n，对应编号以及下一编号的SRAM片选ramcsn和ramcsn+1有效，同时访问两块SRAM体。步骤b中访问数据通过数据拼接单元进行大小端拼接的具体方法为：主机接口字节选择信号BSEL置00为全16位访问，将数据MDATA[15:0]分为高/低8位，按照高低位关系同时写入两块8位SRAM中，高8位存入低位地址；01为高8位访问，10为低8位访问，将MDATA[15:8]或MDATA[7:0]，按照大端先入原则写入SRAM中，通过BSEL选择实现数据位宽的拼接。与现有技术相比，本专利技术具有以下有益效果：本专利技术通过多个双端口SRAM并行组拼且统一编址的片内存储体，通过独立控制每块SRAM的片选，可实现多块双端口SRAM同一时刻的并行访问，大大节省了时间开销；存储体容量及双端口SRAM的数量可以根据使用需求灵活选取，以及容量可变缓存区的大小也可以做适应性改变，从而实现了访问带宽的可扩展性，非常好地解决了因带宽不匹配，而带来多次访问SRAM的需求，提高了访问效率。通过数据对齐单元的设计实现了对片内存储体的紧致存储，达到了对存储空间最高效的利用。在多硬件访问控制接口访问的情况下，通过SRAM双端口在时间和空间上的合理分配，对其中一组端口指定访问设备接口，另一组端口采用多设备交叉编址访问策略，通过交叉编址访问处理单元实现对多接口的访问监测，当只有一个接口访问时，可按正常访问进行；当两个接口同时刻访问时，根据优先级判定，按顺序缓存优先级低的访问请求，采用交叉访问机制，完成两接口的先后访问，避免了同时访问冲突问题，最大化地保证了全系统的高效工作。同时，本专利技术设计结构简单清晰，控制灵活高效，多设备访问交叉编址通用性强，可变带宽本文档来自技高网...

【技术保护点】
1.一种基于带宽扩展交叉编址的双端口SRAM访问控制系统，其特征在于，包括多硬件访问控制接口访问控制系统和主机访问控制接口访问控制系统；双端口SRAM的一端口为主机访问控制接口的专用访问端口，另一端口由多个硬件访问控制接口共享；其中，多硬件访问控制接口访问控制系统包括片内存储体、第一片选生成单元、交叉编址访问处理单元、数据对齐控制单元和容量可变缓存区；其中：片内存储体选用若干个双端口SRAM进行并行组拼，并统一编址；第一片选生成单元用于根据多个硬件访问控制接口提供的访问地址通过译码产生访问片选；交叉编址访问处理单元用于对SRAM多个硬件接口共享的端口的访问冲突监测和处理，保证多接口访问的先后顺序；数据对齐控制单元用于对访问数据进行带宽扩展和数据拼接；容量可变缓存区用于缓存需要进行带宽扩展的访问数据，便于数据进行带宽扩展。

【技术特征摘要】
1.一种基于带宽扩展交叉编址的双端口SRAM访问控制系统，其特征在于，包括多硬件访问控制接口访问控制系统和主机访问控制接口访问控制系统；双端口SRAM的一端口为主机访问控制接口的专用访问端口，另一端口由多个硬件访问控制接口共享；其中，多硬件访问控制接口访问控制系统包括片内存储体、第一片选生成单元、交叉编址访问处理单元、数据对齐控制单元和容量可变缓存区；其中：片内存储体选用若干个双端口SRAM进行并行组拼，并统一编址；第一片选生成单元用于根据多个硬件访问控制接口提供的访问地址通过译码产生访问片选；交叉编址访问处理单元用于对SRAM多个硬件接口共享的端口的访问冲突监测和处理，保证多接口访问的先后顺序；数据对齐控制单元用于对访问数据进行带宽扩展和数据拼接；容量可变缓存区用于缓存需要进行带宽扩展的访问数据，便于数据进行带宽扩展。2.根据权利要求1所述的基于带宽扩展交叉编址的双端口SRAM访问控制系统，其特征在于，主机访问控制接口访问控制系统包括片内存储体、容量可变缓存区、第二片选生成单元和数据拼接单元；其中：第二片选生成单元用于根据主机访问控制接口提供的访问地址通过译码产生访问片选；数据拼接单元用于访问数据的位宽匹配控制及数据大小端拼接。3.一种基于权利要求1所述系统的双端口SRAM访问控制方法，其特征在于，包括主机访问控制接口访问控制方法和多硬件访问控制接口访问控制方法；其中，多硬件访问控制接口访问控制方法包括以下步骤：步骤1：多硬件访问控制接口发起访问，第一片选生成单元根据多硬件访问控制接口提供的访问地址通过译码产生访问片选，选出进行数据交互的SRAM体；步骤2：访问数据经过交叉编址访问处理单元进行冲突处理后送至数据对齐控制单元，在数据对齐控制单元进行数据带宽的扩展拼接后缓存至容量可变缓存区；然后缓存至容量可变缓存区的全部访问数据与步骤1中选出的SRAM进行数据交互。4.根据权利要求3所述的基于带宽扩展交叉编址的双端口SRAM访问控制方法，其特征在于，主机访问控制接口访问控制方法包括以下步骤：步骤a：主机访问控制接口发起访问，通过第一片选生成单元译码产生访问片选，选出进行数据交互的SRAM体；步骤b：访问数据通过数据拼接单元进行大小端拼接后直接与步骤a中选出的SRAM体...

【专利技术属性】
技术研发人员：李磊，楚亚楠，张斌，张春妹，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：陕西,61