一种VDMOS的器件终端结构制造技术

本实用新型专利技术公开了一种VDMOS的器件终端结构，包括由下到上依次设有的重掺衬底、轻掺磷外延层、轻掺硼层、重掺硼层和二氧化硅层，重掺硼层设有至少一个深槽，所述深槽依次贯穿重掺硼层和轻掺硼层，所述深槽内填充有低介电常数绝缘介质作为p+环，所述低介电常数绝缘介质为二氧化硅。提高了平面型VDMOS的击穿电压，并减少了终端尺寸。

【技术实现步骤摘要】
一种VDMOS的器件终端结构
本技术属于功率半导体器件
，具体涉及一种VDMOS的器件终端结构。
技术介绍
VDMOS是垂直双扩散金属-氧化物半导体场效应晶体管。平面VDMOS的产品结构包含终端和元胞两部分，其中终端是指图1中2、3所示的芯片边缘区域(A区域)，元胞是指图1中的B区域。现有的设计结构中，A区域一般采用场板(FP)、场限环(FLR)、结终端延伸(JTE)、横向变掺杂(VLD)等终端结构，但是上述现有的终端结构的平面型VDMOS击穿电压不高，而且上述现有的终端结构尺寸较大，不能很好的满足生产使用中的各种要求。
技术实现思路
本技术的目的在于提供了一种VDMOS的器件终端结构，提高了平面型VDMOS的击穿电压，并减少了终端尺寸。为达上述目的，本技术的主要技术解决手段是提供一种VDMOS的器件终端结构，包括由下到上依次设有的重掺衬底、轻掺磷外延层、轻掺硼层、重掺硼层和二氧化硅层，重掺硼层设有至少一个深槽，所述深槽依次贯穿重掺硼层和轻掺硼层，所述深槽内填充有低介电常数绝缘介质作为p+环。在一些实施例中，所述低介电常数绝缘介质为二氧化硅。在一些实施例中，所述深槽依次贯穿重掺硼层、轻掺硼层和轻掺磷外延层。在一些实施例中，所述深槽依次贯穿重掺硼层、轻掺硼层、轻掺磷外延层和部分重掺衬底。在一些实施例中，所述重掺硼层设有至少两个深槽，所述深槽之间的间距为0.2um～100um。在一些实施例中，所述深槽宽度为0.2um～500um。一般情况下深槽深度要求刻蚀达到重掺衬底，但在实际使用中，即使深槽深只是到轻掺磷外延层也能起终端改善击穿电压的要求，只是击穿电压会略低于深槽达到重掺衬底的结构。本技术用在具体的VDMOS的器件中时，本技术所述的一种VDMOS的器件终端结构内围有元胞区域，元胞区域包括所述重掺衬底，形成于所述重掺衬底上的轻掺磷外延层，所述轻掺磷外延层为左右两侧凹陷的横截面为“凸”型的结构，所述轻掺磷外延层凹陷的部分上设有轻掺硼层，所述轻掺硼层上设有凹槽，所述轻掺硼层前后两段上凹槽内均设有源层和重掺硼层，所述轻掺磷外延层凸起部分上设有二氧化硅层，所述二氧化硅层内设有多晶层，所述二氧化硅层外设有覆盖轻掺硼层两侧凹陷的金属层。在硅片表面主结附近刻蚀一个深槽，其深度远大于结深,与击穿时平面结耗尽区宽度相当，截断曲面结弯曲,消除电场集中。深槽中填充SiO2或其它低介电常数绝缘介质时,深槽区可以比硅材料承受更大的峰值电场,因此可以大大提高器件的击穿电压。附图说明图1是带有现有技术终端的VDMOS器件结构示意图，其中A区域为终端，B区域为元胞区域，图2是本技术一实施例和元胞区域构成的VDMOS器件结构示意图，其中A区域为终端，图中：重掺衬底1、轻掺磷外延层2、p+环3、轻掺硼层4、源层5、重掺硼层6、多晶层7、金属层8、二氧化硅层9。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本技术保护的范围。本领域技术人员应理解的是，在本技术的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本技术的限制。如图2所示，本实施例所描述的一种VDMOS的器件终端结构，包括由下到上依次设有的重掺衬底1、轻掺磷外延层2、轻掺硼层4、重掺硼层6和二氧化硅层9，重掺硼层6设有至少一个深槽，所述深槽依次贯穿重掺硼层6和轻掺硼层4，所述深槽内填充有低介电常数绝缘介质作为p+环3。在一些实施例中，所述低介电常数绝缘介质为二氧化硅。在一些实施例中，所述深槽依次贯穿重掺硼层6、轻掺硼层4和轻掺磷外延层2。在一些实施例中，所述深槽依次贯穿重掺硼层6、轻掺硼层4、轻掺磷外延层2和部分重掺衬底1。在一些实施例中，所述重掺硼层6设有至少两个深槽，所述深槽之间的间距为0.2um～100um。在一些实施例中，所述深槽宽度为0.2um～500um。一般情况下深槽深度要求刻蚀达到重掺衬底1，但在实际使用中，即使深槽深只是到轻掺磷外延层2也能起终端改善击穿电压的要求，只是击穿电压会略低于深槽达到重掺衬底1的结构。本技术用在具体的VDMOS的器件中时，本技术所述的一种VDMOS的器件终端结构内围有元胞区域，元胞区域包括所述重掺衬底1，形成于所述重掺衬底1上的轻掺磷外延层2，所述轻掺磷外延层2为左右两侧凹陷的横截面为“凸”型的结构，所述轻掺磷外延层2凹陷的部分上设有轻掺硼层4，所述轻掺硼层4上设有凹槽，所述轻掺硼层4前后两段上凹槽内均设有源层5和重掺硼层6，所述轻掺磷外延层2凸起部分上设有二氧化硅层9，所述二氧化硅层9内设有多晶层7，所述二氧化硅层9外设有覆盖轻掺硼层4两侧凹陷的金属层8。在硅片表面主结附近刻蚀一个深槽，其深度远大于结深,与击穿时平面结耗尽区宽度相当，截断曲面结弯曲,消除电场集中。深槽中填充SiO2或其它低介电常数绝缘介质时,深槽区可以比硅材料承受更大的峰值电场,因此可以大大提高器件的击穿电压。本技术不局限于上述最佳实施方式，任何人在本技术的启示下都可得出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是具有与本申请相同或相近似的技术方案，均落在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种VDMOS的器件终端结构，包括由下到上依次设有的重掺衬底、轻掺磷外延层、轻掺硼层、重掺硼层和二氧化硅层，其特征在于，重掺硼层设有至少一个深槽，所述深槽依次贯穿重掺硼层和轻掺硼层，所述深槽内填充有低介电常数绝缘介质作为p+环。

【技术特征摘要】
1.一种VDMOS的器件终端结构，包括由下到上依次设有的重掺衬底、轻掺磷外延层、轻掺硼层、重掺硼层和二氧化硅层，其特征在于，重掺硼层设有至少一个深槽，所述深槽依次贯穿重掺硼层和轻掺硼层，所述深槽内填充有低介电常数绝缘介质作为p+环。2.根据权利要求1所述的VDMOS的器件终端结构，其特征在于所述低介电常数绝缘介质为二氧化硅。3.根据权利要求1所述的VDMOS的器件终端结构，其特征在于所述深槽依...

【专利技术属性】
技术研发人员：姚磊，
申请(专利权)人：无锡光磊电子科技有限公司，
类型：新型
国别省市：江苏,32