一种IC芯片测试系统和方法技术方案

本发明专利技术公开了一种IC芯片测试系统和方法，用以解决无法快速准确地确定出IC芯片当前进入的测试模式的问题。系统包括：测试机台，时钟模块和控制模块；控制模块分别与时钟模块和测试机台连接；测试机台根据每种测试模式对应的信息，确定IC芯片当前进入的目标测试模式对应的目标信息，发送给控制模块；时钟模块用于计时；控制模块根据目标信息，确定目标测试模式对应的高、低电平的时长；根据高电平的第一时长和低电平的第二时长，时钟模块的计时时间，确定目标脉冲序列；将目标脉冲序列输出给测试机台，不同的测试模式对应的脉冲序列不同；测试机台显示目标脉冲序列，测试人员及时准确地根据目标脉冲序列确定出IC芯片当前进入的测试模式。

【技术实现步骤摘要】
一种IC芯片测试系统和方法
本专利技术涉及IC芯片测试
，特别涉及一种IC芯片测试系统和方法。
技术介绍
集成电路(IntegratedCircuit，IC)芯片可以工作在工作模式和调试模式。为了确定在出厂前，IC芯片是可用的，还可以对IC芯片进行问题调试，以确保IC芯片的可用性。在对IC芯片进行问题调试时，可以使IC芯片工作在测试模式。IC芯片的测试模式可以分为多种，例如晶圆测试(ChipProbing，CP)模式，功能测试(FunctionalTest，FT)模式，设计测试(DesignForTest，DFT)模式，内装自测试(Built-InSelf-Test，BIST)模式等。在现有技术中，测试人员可以在测试机台上操作IC芯片进入某个测试模式，以进行对应的测试，IC芯片工作在哪个测试模式，测试人员是不可见的。由于测试模式不可见，测试人员往往不能及时知道IC芯片当前正入的测试模式是否为测试人员预想的正在进行的测试模式，测试人员也就不能快速准确地进行问题调试。如何使测试人员快速准确地确定出IC芯片当前进入的测试模式，是需要解决的技术问题。
技术实现思路
本专利技术实施例公开了一种IC芯片测试系统和方法，用以解决现有技术中测试人员无法快速准确地确定出IC芯片当前进入的测试模式的问题。为达到上述目的，本专利技术实施例公开了一种IC芯片测试系统，包括：测试机台，时钟模块和控制模块；所述控制模块分别与所述时钟模块和所述测试机台连接；所述测试机台，用于根据预先保存的每种测试模式对应的信息，确定IC芯片当前进入的目标测试模式对应的目标信息，并发送给所述控制模块；所述时钟模块，用于计时；所述控制模块，用于接收测试机台发送的所述目标信息；根据所述目标信息，确定IC芯片当前进入的目标测试模式对应的高电平的第一时长和低电平的第二时长；根据所述高电平的第一时长和所述低电平的第二时长，以及所述时钟模块的计时时间，确定目标脉冲序列；将所述目标脉冲序列输出给所述测试机台，其中，不同的测试模式对应的脉冲序列不同；所述测试机台，还用于显示所述目标脉冲序列。进一步地，所述测试机台，具体用于根据预先保存的每种测试模式对应的高电平的时长和低电平的时长，确定IC芯片当前进入的目标测试模式对应的高电平的目标时长和低电平的目标时长，并发送给所述控制模块；所述控制模块，具体用于将接收到的测试机台发送的IC芯片当前进入的目标测试模式对应的高电平的目标时长和低电平的目标时长，确定为高电平的第一时长和低电平的第二时长。进一步地，所述时钟模块包括：脉冲时钟产生单元；脉冲时钟产生单元，用于产生第一脉冲时钟信号；所述测试机台，具体用于根据预先保存的每种测试模式、高电平对应的时钟周期的第一数量和低电平对应的时钟周期的第二数量的对应关系，确定IC芯片当前进入的所述目标测试模式对应的高电平对应的第一目标数量和低电平对应的第二目标数量，并发送给所述控制模块；所述控制模块，具体用于根据高电平对应的时钟周期第一目标数量和低电平对应的时钟周期第二目标数量，在每个目标脉冲序列的周期中采用所述第一目标数量和所述第二目标数量，对时钟周期的数量进行计数；并在采用所述第一目标数量对时钟周期的数量进行计数期间，向所述测试机台输出高电平，在采用所述第二目标数量对时钟周期的数量进行计数期间，向所述测试机台输出低电平。进一步地，所述控制模块包括：第一控制单元和与门；所述脉冲时钟产生单元与所述与门的输入端连接，用于向所述与门输出第一脉冲时钟信号；所述第一控制单元分别与所述与门的输入端，所述脉冲时钟产生单元和所述测试机台连接；所述测试机台，具体用于将高电平对应的第一目标数量和低电平对应的第二目标数量发送给所述第一控制单元；所述第一控制单元，用于接收所述测试机台发送的高电平对应的第一目标数量和低电平对应的第二目标数量，在每个目标脉冲序列的周期中采用所述第一目标数量和所述第二目标数量，对时钟周期的数量进行计数；在采用所述第一目标数量对时钟周期的数量进行计数期间，向所述与门输出高电平，在采用所述第二目标数量对时钟周期的数量进行计数期间，向所述与门输出低电平；所述与门的输出端，用于与所述测试机台连接，向所述测试机台输出脉冲序列。进一步地，所述第一控制单元，还用于在未接收到测试机台发送的启动计数指令之前，向所述与门输出低电平，以及在接收到启动计数指令时，在每个目标脉冲序列的周期先采用所述第一目标数量对时钟周期的数量进行计数。进一步地，所述时钟模块还包括：二选一数据选择器；所述二选一数据选择器的两个输入端分别与所述测试机台和所述脉冲时钟产生单元连接，控制端与所述测试机台连接，输出端分别与所述与门的输入端和所述第一控制单元连接；所述测试机台，还用于向所述二选一数据选择器的输入端发送第二脉冲时钟信号，以及在采用预设的测试模式对IC芯片进行测试时，向所述二选一数据选择器发送输出测试机台对应的第二脉冲时钟信号的第二控制信号，在未采用预设的测试模式对IC芯片进行测试时，向所述二选一数据选择器发送输出脉冲时钟产生单元对应的第一脉冲时钟信号的第一控制信号；所述二选一数据选择器，用于在接收到第一控制信号时，输出第一脉冲信号，在接收到第二控制信号时，输出第二脉冲时钟信号。进一步地，所述与门的输入端与所述测试机台连接；所述测试机台，还用于在采用预设的测试模式对IC芯片进行测试时，向所述与门输出低电平。进一步地，所述二选一数据选择器的控制端与所述与门的输入端连接所述测试机台的同一引脚。进一步地，还包括：与非门；所述测试机台通过所述与非门与所述与门的输入端连接，所述二选一数据选择器的控制端与所述与非门的输入端连接所述测试机台的同一引脚；所述测试机台，还用于在采用预设的测试模式对IC芯片进行测试时，向所述与非门输出高电平；所述二选一数据选择器，具体用于当控制端接收到测试机台发送的低电平信号时，输出第一脉冲时钟信号，当控制端接收到测试机台发送的高电平信号时，输出第二脉冲时钟信号。进一步地，所述控制模块还包括：第二控制单元；所述第二控制单元分别与所述测试机台，所述脉冲时钟产生单元和所述与门的输入端连接；所述测试机台，还用于向所述第二控制单元发送目标脉冲序列的周期数量；所述第二控制单元，用于接收所述测试机台发送的所述周期数量，并采用所述周期数量对目标脉冲序列的周期进行计数，并在计数期间，向所述测试机台输出高电平，在计数达到后，向所述测试机台输出低电平。进一步地，还包括：时钟分频模块，所述时钟模块通过所述时钟分频模块，分别与所述与门，所述第一控制单元和所述第二控制单元连接；所述时钟分频模块，用于降低所述脉冲时钟产生单元产生的脉冲时钟信号的频率。进一步地，所述脉冲时钟产生单元为低速内部RC振荡器。本专利技术实施例公开了一种基于上述任一项所述的系统的IC芯片测试方法，所述方法包括：接收测试机台发送的所述目标信息；根据所述目标信息，确定IC芯片当前进入的目标测试模式对应的高电平的第一时长和低电平的第二时长；根据所述高电平的第一时长和所述低电平的第二时长，以及所述时钟模块的计时时间，确定目标脉冲序列；将所述目标脉冲序列输出给所述测试机台，使所述测试机台显示，其中，所述目标信息为测试机台根据预先保存的每种测试模式对应的信息，确定IC芯片当前进入本文档来自技高网...

【技术保护点】
1.一种IC芯片测试系统，其特征在于，包括：测试机台，时钟模块和控制模块；所述控制模块分别与所述时钟模块和所述测试机台连接；所述测试机台，用于根据预先保存的每种测试模式对应的信息，确定IC芯片当前进入的目标测试模式对应的目标信息，并发送给所述控制模块；所述时钟模块，用于计时；所述控制模块，用于接收测试机台发送的所述目标信息；根据所述目标信息，确定IC芯片当前进入的目标测试模式对应的高电平的第一时长和低电平的第二时长；根据所述高电平的第一时长和所述低电平的第二时长，以及所述时钟模块的计时时间，确定目标脉冲序列；将所述目标脉冲序列输出给所述测试机台，其中，不同的测试模式对应的脉冲序列不同；所述测试机台，还用于显示所述目标脉冲序列。

【技术特征摘要】
1.一种IC芯片测试系统，其特征在于，包括：测试机台，时钟模块和控制模块；所述控制模块分别与所述时钟模块和所述测试机台连接；所述测试机台，用于根据预先保存的每种测试模式对应的信息，确定IC芯片当前进入的目标测试模式对应的目标信息，并发送给所述控制模块；所述时钟模块，用于计时；所述控制模块，用于接收测试机台发送的所述目标信息；根据所述目标信息，确定IC芯片当前进入的目标测试模式对应的高电平的第一时长和低电平的第二时长；根据所述高电平的第一时长和所述低电平的第二时长，以及所述时钟模块的计时时间，确定目标脉冲序列；将所述目标脉冲序列输出给所述测试机台，其中，不同的测试模式对应的脉冲序列不同；所述测试机台，还用于显示所述目标脉冲序列。2.如权利要求1所述的系统，其特征在于，所述测试机台，具体用于根据预先保存的每种测试模式对应的高电平的时长和低电平的时长，确定IC芯片当前进入的目标测试模式对应的高电平的目标时长和低电平的目标时长，并发送给所述控制模块；所述控制模块，具体用于将接收到的测试机台发送的IC芯片当前进入的目标测试模式对应的高电平的目标时长和低电平的目标时长，确定为高电平的第一时长和低电平的第二时长。3.如权利要求1或2所述的系统，其特征在于，所述时钟模块包括：脉冲时钟产生单元；脉冲时钟产生单元，用于产生第一脉冲时钟信号；所述测试机台，具体用于根据预先保存的每种测试模式、高电平对应的时钟周期的第一数量和低电平对应的时钟周期的第二数量的对应关系，确定IC芯片当前进入的所述目标测试模式对应的高电平对应的第一目标数量和低电平对应的第二目标数量，并发送给所述控制模块；所述控制模块，具体用于根据高电平对应的时钟周期第一目标数量和低电平对应的时钟周期第二目标数量，在每个目标脉冲序列的周期中采用所述第一目标数量和所述第二目标数量，对时钟周期的数量进行计数；并在采用所述第一目标数量对时钟周期的数量进行计数期间，向所述测试机台输出高电平，在采用所述第二目标数量对时钟周期的数量进行计数期间，向所述测试机台输出低电平。4.如权利要求3所述的系统，其特征在于，所述控制模块包括：第一控制单元和与门；所述脉冲时钟产生单元与所述与门的输入端连接，用于向所述与门输出第一脉冲时钟信号；所述第一控制单元分别与所述与门的输入端，所述脉冲时钟产生单元和所述测试机台连接；所述测试机台，具体用于将高电平对应的第一目标数量和低电平对应的第二目标数量发送给所述第一控制单元；所述第一控制单元，用于接收所述测试机台发送的高电平对应的第一目标数量和低电平对应的第二目标数量，在每个目标脉冲序列的周期中采用所述第一目标数量和所述第二目标数量，对时钟周期的数量进行计数；在采用所述第一目标数量对时钟周期的数量进行计数期间，向所述与门输出高电平，在采用所述第二目标数量对时钟周期的数量进行计数期间，向所述与门输出低电平；所述与门的输出端，用于与所述测试机台连接，向所述测试机台输出脉冲序列。5.如权利要求4所述的系统，其特征在于，所述第一控制单元，还用于在未接收到测试机台发送的启动计数指令之前，向所述与门输出低电平，以及在接收到启动计数指令时，在每个目标脉冲序列的周...

【专利技术属性】
技术研发人员：张浩亮，谭鑫，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：广东,44