选择性沉积IV族半导体的方法和相关半导体装置结构制造方法及图纸

公开一种在衬底表面上选择性沉积IV族半导体的方法。所述方法可以包括在反应室内提供衬底和将所述衬底加热到沉积温度。所述方法可以另外包括将所述衬底暴露于至少一种IV族前体和将所述衬底暴露于至少一种IIIA族卤化物掺杂剂前体。还提供了包括通过本公开的方法沉积的IV族半导体的半导体装置结构。

【技术实现步骤摘要】
选择性沉积IV族半导体的方法和相关半导体装置结构相关专利申请的交叉引用本公开要求2017年7月19日提交并且名为“选择性沉积IV族半导体的方法和相关半导体装置结构(AMETHODFORSELECTIVELYDEPOSITINGAGROUPIVSEMICONDUCTORANDRELATEDSEMICONDUCTORDEVICESTRUCTURES)”的美国临时专利申请第62/534,625号的权益，该临时专利申请以引入的方式并入本文中。
本公开大体上涉及选择性沉积IV族半导体的方法和相关半导体装置结构。本公开还大体上涉及IV族半导体的掺杂方法和可用于对IV族半导体进行p型掺杂的掺杂前体。
技术介绍
例如互补型金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)装置的半导体装置结构的微缩(scaling)导致在集成电路的速度和密度方面取得了显著改进。然而，常规装置微缩在未来技术节点上面临着巨大的挑战。一种改进半导体装置性能的方法是增强载流子迁移率，从而增强利用应变诱导的效应的晶体管驱动电流。举例来说，已经证明，采用应力源(stress本文档来自技高网...

【技术保护点】
1.一种在衬底表面上选择性沉积IV族半导体的方法，包括：在反应室内提供衬底；将所述衬底加热到沉积温度；将所述衬底暴露于至少一种IV族前体；以及将所述衬底暴露于至少一种IIIA族卤化物掺杂剂前体。

【技术特征摘要】
2017.07.19 US 62/534,6251.一种在衬底表面上选择性沉积IV族半导体的方法，包括：在反应室内提供衬底；将所述衬底加热到沉积温度；将所述衬底暴露于至少一种IV族前体；以及将所述衬底暴露于至少一种IIIA族卤化物掺杂剂前体。2.根据权利要求1所述的方法，另外包括将所述至少一种IIIA族卤化物掺杂剂前体选择为包括三氯化镓(GaCl3)。3.根据权利要求1所述的方法，另外包括将所述至少一种IIIA族卤化物掺杂剂前体选择为包括三氯化铝(AlCl3)。4.根据权利要求1所述的方法，另外包括将所述至少一种IIIA族卤化物掺杂剂前体选择为包括三氯化铟(InCl3)。5.根据权利要求1所述的方法，另外包括将所述IIIA族卤化物掺杂剂前体选择为包括具有通式ZxMY3-x的卤化物，其中Z独立地选自氢、氘、氯、溴和碘；M是独立地选自镓、铝和铟的III族金属；Y是独立地选自氯、溴和碘的卤素；并且x是0到3的整数。6.根据权利要求6所述的方法，另外包括将所述IIIA族卤素掺杂剂前体选择为包括具有通式(ZxMY3-x)2的卤化物，其中Z独立地选自氢、氘、氯、溴和碘；M是独立地选自镓、铝和铟的IIIA族金属；Y是独立地选自氯、溴和碘的卤素；并且x是0到3的整数。7.根据权利要求1所述的方法，另外包括将所述IIIA族卤化物掺杂剂前体选择为包括具有通式RxMY3-x的有机卤化物，其中R独立地选自CH3、C2H5、C6H5、CF3SO3以及NH2；M是独立地选自镓、铝和铟的IIIA族金属；Y是独立地选自氯、溴和碘的卤素；并且x是0到3的整数。8.根据权利要求7所述的方法，其中将所述衬底暴露于有机卤化物另外包括将碳并入到所沉积的IV族半导体中，所述IV族半导体中碳的原子百分比是大于约0.5at-％。9.根据权利要求1所述的方法，其中将所述衬底加热到沉积温度另外包括将所述衬底加热到介于约280℃与约700℃之间的温度。10.根据权利要求1所述的方法，其中将所述衬底暴露于至少一种IV族前体另外包括将所述至...

【专利技术属性】
技术研发人员：J·玛格蒂斯，J·托勒，
申请(专利权)人：ASMIP控股有限公司，
类型：发明
国别省市：荷兰,NL