栅极驱动电路和栅极驱动器制造技术

本发明专利技术提供一种栅极驱动电路和栅极驱动器，包括：信号控制模块、处理模块和第一调整模块和第二调整模块；信号控制模块和处理模块电连接，处理模块分别与第一调整模块、第二调整模块电连接，第一调整模块与第二调整模块电连接；信号控制模块，用于向处理模块、第一调整模块、第二调整模块输出控制信号；处理模块、第一调整模块和第二调整模块，用于根据控制信号，控制栅极驱动电路的PU信号点的电压维持为预设电压，PU信号点为处理模块和第二调整模块的连接点。本发明专利技术提供的栅极驱动电路能够使得其中的PU信号点的电压维持为预设电压，解决了栅极驱动电路中晶体管打开，泄露PU点电压的问题。

【技术实现步骤摘要】
栅极驱动电路和栅极驱动器
本专利技术涉及液晶显示器
，尤其涉及一种栅极驱动电路和栅极驱动器。
技术介绍
GateDriverOnArray，简称GOA，即在薄膜晶体管阵列TFT上集成的栅极驱动电路，实现对栅极信号线(Gate线)逐行扫描的驱动方式的一项技术。GOA技术具有可以节省gateIC、实现窄边框等优势，目前已经广泛的运用于面板设计当中。随着显示面板的尺寸不断增加，栅极扫描线的负载电阻和电容值较大，栅极信号的延迟变得严重，GOA电路的驱动能力显的尤为重要。现有技术中的GOA电路，通常包括级联的多个GOA单元，每个GOA单元可以驱动对应的一级水平扫描线，即每个GOA单元负责一行薄膜晶体管的打开和关闭。目前薄膜晶体管阵列中的金属氧化物TFT为耗尽增强型半导体器件；具体的，图1为TFT的阈值电压Vth随着电压Vgs变化的曲线图，如图1所示，当Vgs为0V时，TFT存在漏电流。现有技术中，即便通过优化TFT的制备工艺，制备的金属氧化TFT器件的初始阈值电压Vth大于0V，但是TFT在长时间工作后，其Vth容易发生偏移，特别针对铟镓锌氧化物(IGZO)TFT，当其Vth小于0V时，由于其电性的亚阈值摆幅(S因子)值一般比较小，所以当TFT的Vgs为0的时候，其TFT的漏电会非常严重，这样就导致GOA单元中的PD点电位为低电位时，泄露GOA单元中的PU点电压及该GOA单元对应的扫描线的输出电压，进一步导致该GOA单元输出电压速度慢、电压低，甚至导致该GOA单元失效。
技术实现思路
本专利技术提供一种栅极驱动电路和栅极驱动器，能够使得其中的PU信号点的电压维持为预设电压，解决了栅极驱动电路中晶体管打开，泄露PU点电压的问题。本专利技术的第一方面提供一种栅极驱动电路，包括：信号控制模块、处理模块和第一调整模块和第二调整模块；所述信号控制模块和所述处理模块电连接，所述处理模块分别与所述第一调整模块、所述第二调整模块电连接，所述第一调整模块与所述第二调整模块电连接；所述信号控制模块，用于向所述处理模块、所述第一调整模块、所述第二调整模块输出控制信号；所述处理模块、所述第一调整模块和所述第二调整模块，用于根据所述控制信号，控制栅极驱动电路的PU信号点的电压维持为预设电压，所述PU信号点为所述处理模块和所述第二调整模块的连接点。可选的，所述处理模块包括：下拉维持电路，所述栅极驱动器还包括：第一低电压模块和第二低电压模块；所述下拉维持电路分别与所述第一低电压模块、所述第二低电压模块、所述信号发生模块连接，所述第一调整模块与所述第二低电压模块连接；所述第一低电压模块，用于输出第一电压；所述第二低电压模块，用于输出第二电压；所述下拉维持电路、所述第一调整模块和所述第二调整模块，用于在所述控制信号、所述第一电压以及所述第二电压的作用下，控制所述PU信号点的电压维持为预设电压。可选的，所述信号控制模块包括：第一时钟信号发生器、第二时钟信号发生器，所述下拉维持电路还包括：第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管的栅极和漏极相连接，并与所述第一时钟信号发生器连接，所述第一薄膜晶体管的源极与所述栅极驱动电路PD信号点连接，所述第二薄膜晶体管的栅极与所述第二时钟信号发生器连接，所述第二薄膜晶体管的漏极与所述PD信号点连接，所述第二薄膜晶体管的源极与所述第二低电压模块连接；所述控制信号为高电位信号，所述第一薄膜晶体管，用于传输所述第一时钟信号发生器的高电位信号；所述第二薄膜晶体管，用于传输所述第二时钟信号发生器的高电位信号；在所述PU信号点为第一预设电压时，所述第二薄膜晶体管，用于对所述PU信号点进行充电，且在所述第一电压和所述第二电压的作用下，使得所述PU信号点的电压为所述第一预设电压。可选的，所述下拉维持电路包括：第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管；所述第三薄膜晶体管的栅极与所述PU信号点连接，所述第三薄膜晶体管的漏极与所述PD信号点连接，所述第三薄膜晶体管的源极与所述第二低电压模块连接；所述第四薄膜晶体管的栅极与所述栅极驱动电路的PD信号点连接，所述第四薄膜晶体管的漏极与所述PU信号点连接，所述第四薄膜晶体管的源极与所述第一低电压模块连接，所述第五薄膜晶体管的栅极与所述PD信号点连接，所述第五薄膜晶体管的漏极与所述PU信号点连接，所述第五薄膜晶体管的源极与所述第一低电压模块连接；所述第六薄膜晶体管的栅极与所述PD信号点连接，所述第六薄膜晶体管的漏极与所述栅极驱动电路的传输线连接，所述第六薄膜晶体管的源极与所述第一低电压模块连接，所述第七薄膜晶体管的栅极与所述PD信号点连接，所述第七薄膜晶体管的漏极与所述栅极驱动电路的扫描线连接，所述第七薄膜晶体管的源极与所述第一低电压模块连接；所述第三薄膜晶体管，用于在所述PU信号点为第二预设电压时，对所述PD信号点充电，使得所述PD信号点的电压与所述第二低电压模块的电压相等，且使得所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管和第七薄膜晶体管在所述第一电压和所述第二电压的作用下关断，控制所述PU信号点的电压为所述第二预设电压。可选的，所述栅极驱动器还包括：第一信号源，所述第一调整模块包括：第八薄膜晶体管；所述第八薄膜晶体管的栅极与所述第一信号源连接，所述第八薄膜晶体管的漏极与所述栅极驱动电路的PD信号点连接，所述第八薄膜晶体管的源极与所述第二低电压模块连接；在所述PU信号点的电压处于初始增大阶段时，所述第八薄膜晶体管，用于对所述PD信号点充电，使得所述PD信号点的电压与所述第二低电压模块的电压相等，且使得所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管和第七薄膜晶体管在所述第一电压和所述第二电压的作用下关断，控制所述PU信号点的电压为所述第二预设电压。可选的，所述信号控制模块包括：第三时钟信号发生器，所述栅极驱动电路还包括：第一信号源，所述第二调整模块包括：第九薄膜晶体管、第十薄膜晶体管和第十一薄膜晶体管；所述第九薄膜晶体管栅极和漏极均与所述第一信号源连接，所述第九薄膜晶体管的源极与所述第十薄膜晶体管的漏极连接，所述第十薄膜晶体管的栅极与所述第一信号源连接，所述第十薄膜晶体管的源极与所述PU信号点连接，所述第十薄膜晶体管的漏极与所述第十一薄膜晶体管的源极连接，所述第十一薄膜晶体管的栅极与所述栅极驱动电路的扫描线连接，所述第十一薄膜晶体管的漏极与所述第三时钟信号发生器连接；所述第十一薄膜晶体管，用于在所述栅极驱动电路的扫描线输出为高电平时，输出高电平，使得所述PU信号点的电压维持为所述预设电压。可选的，所述下拉维持电路还包括：第十二薄膜晶体管、第十三薄膜晶体管和第十四薄膜晶体管；所述第十二薄膜晶体管的栅极与所述栅极驱动电路的复位信号点连接，所述第十二薄膜晶体管的漏极与所述PD信号点连接，所述第十二薄膜晶体管的源极与所述第二低电压模块连接；所述第十三薄膜晶体管的栅极与所述复位信号点连接，所述第十三薄膜晶体管的漏极与所述PU信号点连接，所述第十三薄膜晶体管的源极与所述第一低电压模块连接；所述第十四薄膜晶体管的栅极与所述复位信号点连接，所述第十四薄膜晶体管的漏极与所述栅极驱动电路的扫描线连接，所述第十四薄膜晶体管的源极与所述第本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路，其特征在于，包括：信号控制模块、处理模块和第一调整模块和第二调整模块；所述信号控制模块和所述处理模块电连接，所述处理模块分别与所述第一调整模块、所述第二调整模块电连接，所述第一调整模块与所述第二调整模块电连接；所述信号控制模块，用于向所述处理模块、所述第一调整模块、所述第二调整模块输出控制信号；所述处理模块、所述第一调整模块和所述第二调整模块，用于根据所述控制信号，控制栅极驱动电路的PU信号点的电压维持为预设电压，所述PU信号点为所述处理模块和所述第二调整模块的连接点。

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括：信号控制模块、处理模块和第一调整模块和第二调整模块；所述信号控制模块和所述处理模块电连接，所述处理模块分别与所述第一调整模块、所述第二调整模块电连接，所述第一调整模块与所述第二调整模块电连接；所述信号控制模块，用于向所述处理模块、所述第一调整模块、所述第二调整模块输出控制信号；所述处理模块、所述第一调整模块和所述第二调整模块，用于根据所述控制信号，控制栅极驱动电路的PU信号点的电压维持为预设电压，所述PU信号点为所述处理模块和所述第二调整模块的连接点。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述处理模块包括：下拉维持电路，所述栅极驱动器还包括：第一低电压模块和第二低电压模块；所述下拉维持电路分别与所述第一低电压模块、所述第二低电压模块、所述信号发生模块连接，所述第一调整模块与所述第二低电压模块连接；所述第一低电压模块，用于输出第一电压；所述第二低电压模块，用于输出第二电压；所述下拉维持电路、所述第一调整模块和所述第二调整模块，用于在所述控制信号、所述第一电压以及所述第二电压的作用下，控制所述PU信号点的电压维持为预设电压。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述信号控制模块包括：第一时钟信号发生器、第二时钟信号发生器，所述下拉维持电路还包括：第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管的栅极和漏极相连接，并与所述第一时钟信号发生器连接，所述第一薄膜晶体管的源极与所述栅极驱动电路PD信号点连接，所述第二薄膜晶体管的栅极与所述第二时钟信号发生器连接，所述第二薄膜晶体管的漏极与所述PD信号点连接，所述第二薄膜晶体管的源极与所述第二低电压模块连接；所述控制信号为高电位信号，所述第一薄膜晶体管，用于传输所述第一时钟信号发生器的高电位信号；所述第二薄膜晶体管，用于传输所述第二时钟信号发生器的高电位信号；在所述PU信号点为第一预设电压时，所述第二薄膜晶体管，用于对所述PU信号点进行充电，且在所述第一电压和所述第二电压的作用下，使得所述PU信号点的电压为所述第一预设电压。4.根据权利要求3所述的栅极驱动电路，其特征在于，所述下拉维持电路包括：第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管；所述第三薄膜晶体管的栅极与所述PU信号点连接，所述第三薄膜晶体管的漏极与所述PD信号点连接，所述第三薄膜晶体管的源极与所述第二低电压模块连接；所述第四薄膜晶体管的栅极与所述栅极驱动电路的PD信号点连接，所述第四薄膜晶体管的漏极与所述PU信号点连接，所述第四薄膜晶体管的源极与所述第一低电压模块连接，所述第五薄膜晶体管的栅极与所述PD信号点连接，所述第五薄膜晶体管的漏极与所述PU信号点连接，所述第五薄膜晶体管的源极与所述第一低电压模块连接；所述第六薄膜晶体管的栅极与所述PD信号点连接，所述第六薄膜晶体管的漏极与所述栅极驱动电路的传输线连接，所述第六薄膜晶体管的源极与所述第一低电压模块连接，所述第七薄膜晶体管的栅极与所述PD信号点连接，所述第七薄膜晶体管的漏极与所述栅极驱动电路的扫描线连接，所述第七薄膜晶体管的源极与所述第一低电压模块连接；所述第三薄膜晶体管，用于在所述PU信号点为第二预设电压时，对所述PD信号点充电，使得所述PD信号点的电压与所述第二低电压模块的电压相等，且使得所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管和第七薄膜晶体管在所述第一电压和所述第二电压的作用下关断，控制所述PU信号点的电压为...

【专利技术属性】
技术研发人员：刘翔，孙学军，李广圣，
申请(专利权)人：成都中电熊猫显示科技有限公司，
类型：发明
国别省市：四川,51