像素内存储单元、像素内数据存储方法以及像素阵列技术

本发明专利技术实施例公开了一种像素内存储单元、像素内数据存储方法以及像素阵列，其中，像素内存储单元包括：输入子电路用于在第一控制端的控制下，向第一节点提供第一数据端的信号，向第二节点提供第二数据端的信号；锁存子电路用于在第一节点、第二节点和第一电源端的控制下，将第一电源端的信号保持在第三节点或者第四节点；输出子电路用于在第三节点、第四节点和第二控制端的控制下，向信号输出端提供第一数据端或者第二数据端的信号，本发明专利技术实施例提供的像素内存储单元使得像素内存储单元的制作工艺简单，降低了像素内存储单元的生产成本。

【技术实现步骤摘要】
像素内存储单元、像素内数据存储方法以及像素阵列
本专利技术实施例涉及显示
，具体涉及一种像素内存储单元、像素内数据存储方法以及像素阵列。
技术介绍
目前，随着显示技术的不断发展，人们对液晶显示器(LiquidCrystalDisplay，简称LCD)显示技术的超低功耗发展提出了更高要求。作为一种新型低功耗LCD显示技术，像素内存储单元(MemoryinPixel，简称MIP)显示技术因其无需改变LCD结构、无需新型材料开发和结构简单等优点，具有十分广阔的发展前景。经专利技术人研究发现，相关技术中的MIP由CMOS电路构成，使得MIP的制作工艺复杂，增加了MIP的生产成本。
技术实现思路
为了解决上述技术问题，本专利技术实施例提供了一种像素内存储单元、像素内数据存储方法以及像素阵列，能够使得像素内存储单元的制作工艺简单，降低了像素内存储单元的生产成本。第一方面，本专利技术实施例提供了一种像素内存储单元，包括：包括：输入子电路、锁存子电路和输出子电路；其中，所述输入子电路，分别与第一数据端、第二数据端、第一控制端、第一节点和第二节点连接，用于在第一控制端的控制下，向第一节点提供第一数据端的信号，向第二节点提供第二数据端的信号；所述锁存子电路，分别与第一节点、第二节点、第三节点、第四节点、第一电源端和第二电源端连接，用于在第一节点、第二节点和第一电源端的控制下，将第一电源端的信号保持在第三节点或者第四节点；所述输出子电路，分别与第三节点、第四节点、第一数据端、第二数据端、第二控制端和信号输出端连接，用于在第三节点、第四节点和第二控制端的控制下，向信号输出端提供第一数据端或者第二数据端的信号。可选地，所述输入子电路包括：第一晶体管和第二晶体管；所述第一晶体管的控制极与第一控制端连接，其第一极与第一数据端连接，其第二极与第一节点连接；所述第二晶体管的控制极与第一控制端连接，其第二极与第二数据端连接，其第二极与第二节点连接。可选地，所述锁存子电路包括：第一锁存子电路和第二锁存子电路；所述第一锁存子电路，分别与第一电源端、第一节点、第三节点、第四节点和第二电源端连接，用于在第一电源端的控制下，向第三节点提供第一电源端的信号，还用于在第一节点和第四节点的控制下，向第三节点提供第二电源端的信号，将第一电源端的信号保持在第四节点上；所述第二锁存子电路，分别与第一电源端、第二节点、第三节点、第四节点和第二电源端连接，用于在第一电源端的控制下，向第四节点提供第一电源端的信号，还用于在第二节点和第三节点的控制下，向第四节点提供第二电源端的信号，将第一电源端的信号保持在第三节点上。可选地，所述第一锁存子电路包括：第三晶体管、第五晶体管和第七晶体管所述第三晶体管的控制极和第一极与第一电源端连接，其第二极与第三节点连接；所述第五晶体管的控制极与第四节点连接，其第一极与第三节点连接，其第二极与第二电源端连接；所述第七晶体管的控制极与第一节点连接，其第一极与第三节点连接，其第二极与第二电源端连接；所述第二锁存子电路包括：第四晶体管、第六晶体管和第八晶体管；所述第四晶体管的控制极和第一极与第一电源端连接，其第二极与第四节点连接；所述第六晶体管的控制极与第三节点连接，其第一极与第四节点连接，其第二极与第二电源端连接；所述第八晶体管的控制极与第二节点连接，其第一极与第四节点连接，其第二极与第二电源端连接。可选地，所述输出子电路包括：第九晶体管、第十晶体管和第十一晶体管，其中，所述第九晶体管的控制极与第三节点连接，其第一极与第一数据端连接，其第二极与第十一晶体管的第一极连接；所述第十晶体管的控制极与第四节点连接，其第一极与第二数据端连接，其第二极与第十一晶体管的第一极连接；所述第十一晶体管的控制极与第二控制端连接，其第二极与信号输出端连接。可选地，所述输入子电路包括：第一晶体管和第二晶体管；所述锁存子电路包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；所述输出子电路包括：第九晶体管、第十晶体管和第十一晶体管；所述第一晶体管的控制极与第一控制端连接，其第一极与第一数据端连接，其第二极与第一节点连接；所述第二晶体管的控制极与第一控制端连接，其第二极与第二数据端连接，其第二极与第二节点连接；所述第三晶体管的控制极和第一极与第一电源端连接，其第二极与第三节点连接；所述第四晶体管的控制极和第一极与第一电源端连接，其第二极与第四节点连接；所述第五晶体管的控制极与第四节点连接，其第一极与第三节点连接，其第二极与第二电源端连接；所述第六晶体管的控制极与第三节点连接，其第一极与第四节点连接，其第二极与第二电源端连接；所述第七晶体管的控制极与第一节点连接，其第一极与第三节点连接，其第二极与第二电源端连接；所述第八晶体管的控制极与第二节点连接，其第一极与第四节点连接，其第二极与第二电源端连接；所述第九晶体管的控制极与第三节点连接，其第一极与第一数据端连接，其第二极与第十一晶体管的第一极连接；所述第十晶体管的控制极与第四节点连接，其第一极与第二数据端连接，其第二极与第十一晶体管的第一极连接；所述第十一晶体管的控制极与第二控制端连接，其第二极与信号输出端连接。可选地，在第一控制信端的输入信号处于有效电平时，第一数据端和第二数据端的输入信号的电平相反。可选地，在所述第一电源端为高电平电源端，所述第二电源端为低电平电源端时，每个晶体管均为N型晶体管；在所述第一电源端为低电平电源端，所述第二电源端为高电平电源端时，每个晶体管均为P型晶体管。第二方面，本专利技术实施例还提供一种像素阵列，包括：多个像素单元，每个像素单元包括上述像素内存储单元。第三方面，本专利技术实施例还提供一种像素内数据存储方法，应用于上述像素内存储单元中，所述方法包括：输入子电路在第一控制端的控制下，向第一节点提供第一数据端的信号，向第二节点提供第二数据端的信号；锁存子电路在第一节点、第二节点和第一电源端的控制下，将第一电源端的信号保持在第三节点或者第四节点；输出子电路在第三节点、第四节点和第二控制端的控制下，向信号输出端提供第一数据端或者第二数据端的信号。本专利技术实施例提供一种像素内存储单元、像素内数据存储方法以及像素阵列，其中，像素内存储单元包括：输入子电路、锁存子电路和输出子电路；其中，输入子电路，分别与第一数据端、第二数据端、第一控制端、第一节点和第二节点连接，用于在第一控制端的控制下，向第一节点提供第一数据端的信号，向第二节点提供第二数据端的信号；锁存子电路，分别与第一节点、第二节点、第三节点、第四节点、第一电源端和第二电源端连接，用于在第一节点、第二节点和第一电源端的控制下，将第一电源端的信号保持在第三节点或者第四节点；输出子电路，分别与第三节点、第四节点、第一数据端、第二数据端、第二控制端和信号输出端连接，用于在第三节点、第四节点和第二控制端的控制下，向信号输出端提供第一数据端或者第二数据端的信号。本专利技术实施例提供的像素内存储单元通过利用锁存子电路将第一电源端的信号保持在第三节点或者第四节点，并在第三节点、第四节点和第二控制端的控制下，向信号输出端提供输出信号，使得像素内存储单元能够采用单一类型的晶体管实现，从而简化了像素内存储单元的制作工艺，降低了像素内存储单元的生产成本。本文档来自技高网...

【技术保护点】
1.一种像素内存储单元，其特征在于，包括：输入子电路、锁存子电路和输出子电路；其中，所述输入子电路，分别与第一数据端、第二数据端、第一控制端、第一节点和第二节点连接，用于在第一控制端的控制下，向第一节点提供第一数据端的信号，向第二节点提供第二数据端的信号；所述锁存子电路，分别与第一节点、第二节点、第三节点、第四节点、第一电源端和第二电源端连接，用于在第一节点、第二节点和第一电源端的控制下，将第一电源端的信号保持在第三节点或者第四节点；所述输出子电路，分别与第三节点、第四节点、第一数据端、第二数据端、第二控制端和信号输出端连接，用于在第三节点、第四节点和第二控制端的控制下，向信号输出端提供第一数据端或者第二数据端的信号。

【技术特征摘要】
1.一种像素内存储单元，其特征在于，包括：输入子电路、锁存子电路和输出子电路；其中，所述输入子电路，分别与第一数据端、第二数据端、第一控制端、第一节点和第二节点连接，用于在第一控制端的控制下，向第一节点提供第一数据端的信号，向第二节点提供第二数据端的信号；所述锁存子电路，分别与第一节点、第二节点、第三节点、第四节点、第一电源端和第二电源端连接，用于在第一节点、第二节点和第一电源端的控制下，将第一电源端的信号保持在第三节点或者第四节点；所述输出子电路，分别与第三节点、第四节点、第一数据端、第二数据端、第二控制端和信号输出端连接，用于在第三节点、第四节点和第二控制端的控制下，向信号输出端提供第一数据端或者第二数据端的信号。2.根据权利要求1所述的像素内存储单元，其特征在于，所述输入子电路包括：第一晶体管和第二晶体管；所述第一晶体管的控制极与第一控制端连接，其第一极与第一数据端连接，其第二极与第一节点连接；所述第二晶体管的控制极与第一控制端连接，其第二极与第二数据端连接，其第二极与第二节点连接。3.根据权利要求1所述的像素内存储单元，其特征在于，所述锁存子电路包括：第一锁存子电路和第二锁存子电路；所述第一锁存子电路，分别与第一电源端、第一节点、第三节点、第四节点和第二电源端连接，用于在第一电源端的控制下，向第三节点提供第一电源端的信号，还用于在第一节点和第四节点的控制下，向第三节点提供第二电源端的信号，将第一电源端的信号保持在第四节点上；所述第二锁存子电路，分别与第一电源端、第二节点、第三节点、第四节点和第二电源端连接，用于在第一电源端的控制下，向第四节点提供第一电源端的信号，还用于在第二节点和第三节点的控制下，向第四节点提供第二电源端的信号，将第一电源端的信号保持在第三节点上。4.根据权利要求3所述的像素内存储单元，其特征在于，所述第一锁存子电路包括：第三晶体管、第五晶体管和第七晶体管所述第三晶体管的控制极和第一极与第一电源端连接，其第二极与第三节点连接；所述第五晶体管的控制极与第四节点连接，其第一极与第三节点连接，其第二极与第二电源端连接；所述第七晶体管的控制极与第一节点连接，其第一极与第三节点连接，其第二极与第二电源端连接；所述第二锁存子电路包括：第四晶体管、第六晶体管和第八晶体管；所述第四晶体管的控制极和第一极与第一电源端连接，其第二极与第四节点连接；所述第六晶体管的控制极与第三节点连接，其第一极与第四节点连接，其第二极与第二电源端连接；所述第八晶体管的控制极与第二节点连接，其第一极与第四节点连接，其第二极与第二电源端连接。5.根据权利要求1所述的像素内存储单元，其特征在于，所述输出子电路包括：第九晶体管、第十晶体管和第十一晶体管，其中，所述第九晶体管的控制极与第三...

【专利技术属性】
技术研发人员：郭旺，李月，李彦辰，吕明阳，赵宇，冯大伟，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京,11