一种面向存储系统的可重构片上光互连结构及通信方法技术方案

本发明专利技术提出了一种面向存储系统的可重构片上光互连结构及通信方法，用于实现多应用所需存储资源的动态配置，并提高现有片上访存光互连结构的扩展性和通信的并行性，片上光互连结构包括上下分布的光互连层和电层，光互连层包括按照阵列排布的多组光互连子网，光互连子网包括的九条光波导中的一条的两侧各耦合连接八个等距离排布的宽带微环谐振器，以及其余八条光波导连接所形成的八个交叉点各耦合连接一个宽带微环谐振器的工作状态，可通过电层的控制单元进行控制，形成由开启的多个宽带微环谐振器与多条光波导构成的可连接不同数量存储模块的光互连网络通路，处理器模块发送的访存请求信息及存储模块返回的反馈信息均通过光互连网络通路进行传输。

【技术实现步骤摘要】
一种面向存储系统的可重构片上光互连结构及通信方法
本专利技术属于通信
，涉及一种片上光互连结构及通信方法，具体涉及一种面向存储系统的可重构片上光互连结构及通信方法，可用于多应用并行运行下片上处理器核的存储访问通信，实现处理器核与存储模块之间的光互连网络根据应用的个数和所需存储资源的数量进行重构的需求。
技术介绍
随着高性能计算应用对片上多核计算系统的性能需求不断提高，片上处理器核数随之增加，以提供更强大的计算能力，处理器核访问存储系统的通信需求也进一步增大，处理器核与存储系统之间互连架构成为决定多核计算系统整体性能的关键因素。片上光互连网络由于具有高并行性、低电磁干扰和低功耗等优势，能有缓解片上电互连网络存在的并行通信开销高、可扩展性较差、电磁干扰强等方面的缺陷。因此，基于光互连的片上网络成为研究的热点，目前已提出的Mesh、Ring、Torus等光互连结构广泛应用于片上处理器核间通信。传统片上处理器核与存储系统间通信基于电互连结构成为片上访存通信瓶颈，研究人员也逐步提出多种光互连结构及通信方法用于片上处理器核的访存通信。目前，为解决网络容错、时延和拥塞等问题，研究人员已提出多本文档来自技高网...

【技术保护点】
1.一种面向存储系统的可重构片上光互连结构，其特征在于，包括上下分布的光互连层和电层，其中：所述光互连层包括按照a×b阵列排布的N组光互连子网(1)，N≥2，

【技术特征摘要】
1.一种面向存储系统的可重构片上光互连结构，其特征在于，包括上下分布的光互连层和电层，其中：所述光互连层包括按照a×b阵列排布的N组光互连子网(1)，N≥2，其中为向上取整，所述光互连子网(1)包括九条光波导W1，W2，…，W9，W1的两侧各耦合连接八个等距离排布的宽带微环谐振器(11)，其中一侧的每个宽带微环谐振器(11)通过一个处理器模块端口(12)与一个第一调制解调模块(13)连接，另一侧两端的两个宽带微环谐振器(11)分别与W2的首尾两端耦合连接，其余每相邻的两个宽带微环谐振器(11)分别与W3、W4和W5的首尾两端耦合连接；W2、W3、W4和W5各通过四个存储模块端口(15)与四个第二调制解调模块(14)相连；W2与W3之间通过W6连接，W3与W4之间通过W7连接，W4与W5之间通过W8连接，W5与W2之间通过W9连接，形成的八个交叉点各耦合连接一个宽带微环谐振器(11)；所述电层包括控制单元(2)、处理器模块(3)、缓存模块(4)和N组存储模块(5)；所述控制单元(2)，用于对所有宽带微环谐振器(11)的工作状态进行控制；所述处理器模块(3)，用于接收、处理、产生和发送数据和指令；所述缓存模块(4)，用于存储指令；所述N组存储模块(5)按照a×b阵列排布；所述控制单元(2)与每个宽带微环谐振器(11)通过第一硅通孔TSV线(6)连接，所述处理器模块(3)与每个处理器模块端口(12)通过第二硅通孔TSV线(7)连接，所述光互连层中的每个第二调制解调模块(14)与第二调制解调模块(14)在电层中对应位置的一个存储模块(5)通过第三硅通孔TSV线(8)连接。2.根据权利要求1所述的面向存储系统的可重构片上光互连结构，其特征在于，所述处理器模块端口(12)同一时刻仅实现一个方向的信号传输；所述存储模块端口(15)同一时刻可实现两个方向的信号传输。3.根据权利要求1所述的面向存储系统的可重构片上光互连结构，其特征在于，所述W6与W2的交叉点位于W2左端点和W2上连接的首个存储模块端口(15)之间，W6与W3的交叉点位于W3左端点和W3上连接的首个存储模块端口(15)之间，W7与W4的交叉点位于W4左端点和W4上连接的首个存储模块端口(15)之间，W8与W5的交叉点位于W5左端点和W5上连接的首个存储模块端口(15)之间，W7与W3的交叉点位于W3右端点和W3上连接的最后一个存储模块端口(15)之间，W8与W4的交叉点位于W4右端点和W4上连接的最后一个存储模块端口(15)之间，W9与W5的交叉点位于W5右端点和W5上连接的最后一个存储模块端口(15)之间，W9与W2的交叉点位于W2右端点和W2上连接的最后一个存储模块端口(15)之间，八个交叉均为垂直相交。4.根据权利要求1所述的面向存储系统的可重构片上光互连结构，其特征在于，所述二十四个宽带微环谐振器(11)分别编号BMR1，BMR2，…，BMR24，其中BMR1、BMR3、BMR5和BMR7分别位于W2与W6、W3与W7、W4与W8、W5与W9交叉的右上夹角区域，BMR2、BMR4、BMR6、BMR8分别位于W3与W6、W4与W7、W5与W8、W2与W9交叉的左上夹角区域。5.根据权利要求1所述的面向存储系统的可重构片上光互连结构，其特征在于，所述第二调制解调模块(1...

【专利技术属性】
技术研发人员：顾华玺，王玥，朱樟明，王琨，王康，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61