本发明专利技术公开了可重构系统存储系统的数据宏块预测访问装置，包括多个可重构处理单元(RPU)、与可重构处理单元一一对应的块缓存和片外存储器，所述块缓存内设有带控制逻辑的色度块缓存和亮度块缓存，用于从片外存储器中预取色度宏块(MB)和亮度宏块(MB)；所述色度块缓存和亮度块缓存中各包含有一个从片外存储器中预取宏块的子缓存模块，所述子缓存模块内设有带控制逻辑的存储器，两个子缓存模块缓存地址空间不重叠的宏块。本发明专利技术通过在粗粒度可重构系统中增加了一个块缓存，使得在H.264/MPEG2等多媒体算法中的帧数据在传输时可以按块传输到可重构处理单元中，极大的提高了数据传输效率。
【技术实现步骤摘要】
本专利技术涉及嵌入式可重构设计领域，尤其涉及一种面向粗粒度可重构系统存储系统的数据宏块预测访问实现方法。
技术介绍
可重构计算的概念产生自上世纪60年代，加州大学洛杉矶分校G.Estrin教授在其里程碑式的文章中首先谈到这一概念，即计算机可以通过一个主处理器加上一组可重构硬件来组成。主处理器负责控制可重构硬件的行为，可重构硬件可以剪裁、重组，执行某一特定的任务。在可重构硬件上执行的任务结束以后，这部分硬件又被重新配置，从而可以执行其它任务。由于这个先进的概念远远超前于当时的技术水平，直到上世纪90年代之后，这一研究领域才重新获得人们的重视，各种不同的可重构计算技术层出不穷。人们从不同的研究和应用角度出发，对可重构计算体系结构的理解也不尽相同。比较公认的定义是由加州大学伯克利分校的可重构技术研究中心于1999年提出的一种广义的定义，将可重构计算体系结构视为一类计算机组织结构，具有区别于其它组织结构的两类突出特点：1、制造后芯片的可重构能力(区别于ASIC(ApplicationSpecificIntegratedCircuit的简称，专用集成电路)；2、能实现很大程度的算法到计算引擎的空间映射(区别于GPP(GeneralPurposeProcessor的简称，通用处理器)。凡具备以上两个特点的计算方式都属于可重构计算的范畴。可重构媒体处理软硬件架构正是符合了上面的特点。除此以外，可重构媒体处理软硬件架构的特征还包括：1、算法的控制流与数据流分离：数据流由可重构计算引擎处理，处理器执行控制流并负责可重构计算引擎的重构；2、可重构计算引擎多采用PE(ProcessElement的简称，处理单元)阵列的结构实现。这种结构具有动态配置的特性，并且能实现算法指令、数据多个层次上的并行度。可重构系统通过其中所包含的若干计算单元，并行地执行应用软件中的多个运算，获得了可以比拟专用集成电路的执行性能。但是随着处理器速度与存储器访问速度的差距不断增大，面向应用的SoC(SystemonChip的简称，系统级芯片)芯片中存储子系统的访问延迟已经成为可重构系统性能、功耗和成本的瓶颈，很大程度上限制了整体性能的提升。如何优化可重构系统存储子系统，成为可重构系统研究的关键。存储子系统主要包括片上和片外两个部分，片上存储器通常由高速SRAM(StaticRAM的简称，静态随机存取存储器)构成。基于成本方面的考虑，嵌入式系统中通常以DRAM(DynamicRAM的简称，动态随机存取存储器)芯片作为片外存储器，这其中又以SDRAM(SynchronousDRAM的简称，同步动态随机存储器)/DDR(DoubleDataRate的简称，双倍速率同步动态随机存储器)芯片使用最为广泛。传统的片外存储器SDRAM/DDR的物理组织结构上来看，它具有两个方面特点：1、它由Bank、Page(页)和Column(列)这三个基本单元构成，其中Page(页)又称Row(行)；2、它支持以Burst方式(猝发方式)进行连续读写。在EMI(ExternalMemoryInterface的简称，外部存储接口)设计中，可以充分利用这两个特性来提高SDRAM/DDR芯片的性能。本质上，芯片并不能称为随机访问设备，因为它的三维组织结构使得内部不同存储单元的访问时间也不同。这主要是由Bank预充电(Precharge)和激活(Activation)延迟造成的。对数据读取要在敏感放大器中进行，将要读取的Page(页)内容存放在敏感放大器的过程称为激活(Active)。每个Bank只有一个敏感放大器，也就是只能有一页数据处于被激活状态。对其他页数据读取时，需要进页预充电(Precharge)，将敏感放大器的内容写回到SDRAM/DDR中，再激活需要读取的页数据。因此，SDRAM/DDR芯片进页访问时，EMI必须根据当前操作地址对应Bank的状态来发出不同的命令：如果该Bank中没有页处于激活状态，则首先激活当前操作地址对应的页；然后对当前操作地址对应的列进页读写操作；如果该Bank中有页处于激活状态(每个Bank只可能有一个页激活)，则如果已经激活的页就是当前操作地址对应的页，则对当前操作地址对应的列进页读写操作；如果已经激活的页不是当前操作地址对应的页，则对该Bank进页预充电，将已经激活的页关闭；接下来激活当前操作地址对应的页；最后对当前操作地址对应的列进页读写操作。由此可见，SDRAM/DDR的这种页组织特性使得访问不同页的存储单元时，由于需要进页预充电(Precharge)和激活(Activation)的换页操作，造成了存储单元访问时间不同，换页过程带来的延时可能是读取时间的几倍至几十倍，其延时会导致性能的降低。而对于有海量运算能力的可重构系统，其需要有与其相对应的数据存储能力，其中一个很重要的存储单元是RPU(ReconfigurableProcessingUnit的简称，可重构处理单元)内部的存储单元，当RPU在执行计算时，可以同时将下一次要计算的内容预取到内部存储单元。然而，SDRAM/DDR的行组织特性不利于面向媒体算法的MB(MacroBlock的简称，宏块)预取。一般而言，媒体算法，如H.264(由ITU-T视频编码专家组(VCEG)和ISO/IEC动态图像专家组(MPEG)联合组成的联合视频组(JVT，JointVideoTeam)提出的高度压缩数字视频编解码器标准)、MPEG4(MPEG-4是为在国际互联网络上或移动通信设备(例如移动电话)上实时传输音/视频讯号而制定的最新MPEG标准)等，其图像是按帧(Frame)存放，每一帧图像按照光栅扫描方式存放在SDRAM/DDR中。由于媒体算法按MB处理，而MB中上下两行数据在地址空间中不连续，因此读取MB时可能会引起多次换行。例如，假设DDR每行存储1024Byte数据，媒体像素数据大小为1Byte，则对于分辨率为1080p即包含1920*1080像素的帧数据，由于帧内每行数据都分布在不同的DDR行中，因此当读取帧内MB时需要多次换行。可见，SDRAM/DDR的行组织结构使得从SDRAM/DDR到内部存储单元的块访问效率不高，由此造成的数据访问延迟极大的限制了可重构系统的性能。
技术实现思路
专利技术目的：为了克服现有技术中存在的不足，本专利技术提供一种面向粗粒度可重构系统存储系统的数据宏块预测访问实现方法，快速高效地完成粗粒度可重构系统中对外部存储器中数据的读取，通过提高粗粒度可重构系统的访问效率，从而提升粗粒度可重构系统的整体性本文档来自技高网...
【技术保护点】
可重构系统存储系统的数据宏块预测访问装置，其特征在于，包括多个可重构处理单元(RPU)、与可重构处理单元一一对应的块缓存和片外存储器，所述块缓存内设有带控制逻辑的色度块缓存和亮度块缓存，用于从片外存储器中预取色度宏块(MB)和亮度宏块(MB)；所述色度块缓存和亮度块缓存中各包含有一个从片外存储器中预取宏块的子缓存模块，所述子缓存模块内设有带控制逻辑的存储器，两个子缓存模块缓存地址空间不重叠的宏块。
【技术特征摘要】
1.可重构系统存储系统的数据宏块预测访问装置，其特征在于，包括多个可重构处理单
元(RPU)、与可重构处理单元一一对应的块缓存和片外存储器，所述块缓存内设有带控制逻辑
的色度块缓存和亮度块缓存，用于从片外存储器中预取色度宏块(MB)和亮度宏块(MB)；所述
色度块缓存和亮度块缓存中各包含有一个从片外存储器中预取宏块的子缓存模块，所述子缓
存模块内设有带控制逻辑的存储器，两个子缓存模块缓存地址空间不重叠的宏块。
2.根据权利要求1所述的可重构系统存储系统的数据宏块预测访问装置，其特征在于，
所述两个子缓存模块分别用于存放前向和后向预取数据。
3.根据权利要求2所述的可重构系统存储系统的数据宏块预测访问装置，其特征在于，
所述可重构系统为片外存储器采用SDRAM/DDR架构的粗粒度可重构系统。
4.利用权利要求1-3任一所述的可重构系统存储系统的数据宏块预测访问装置实现的预
测访问方法，其特征在于，包括如下步骤：
(1...
【专利技术属性】
技术研发人员：尹玲，李兆奇，杨锦江，明畅，孙雷，曹鹏，
申请(专利权)人：东南大学—无锡集成电路技术研究所，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。