一种可重构系统的局部重构控制器技术方案

本发明专利技术公开了一种可重构系统的局部重构控制器，其包括：多个可重构计算阵列块控制器和与之配套的块数据流图配置信息。整个可重构系统可被拆分为多个可重构阵列块和块控制单元，其中每个可重构阵列块中包含若干计算阵列行，每个块控制单元中包含一个计算阵列块控制器。计算阵列块控制器负责可重构计算阵列计算资源的控制流配置信息的解析，并根据时序配置信息控制可重构阵列块中每行的数据流图执行过程。不同可重构计算阵列块控制器分别独立控制对应可重构阵列块的数据流向。本发明专利技术支持多种数据流控制方式，支持多数据多地址间隔输入与输出，保障了可重构系统读写数据和配置系统的灵活性，提高了可重构系统的性能。

【技术实现步骤摘要】

本专利技术涉及嵌入式系统的
，特别是一种可重构系统的局部重构控制器。
技术介绍
专用集成电路计算性能高但灵活性差，通用处理器计算性能差但灵活性高，而可重构系统能够在系统运行时通过动态配置改变其功能，同时保持较高计算性能，兼具高性能和高灵活的计算优势，在许多领域得到了广泛应用。面向计算任务日趋复杂的应用需求，可重构系统执行任务所需控制器的结构的复杂度和配置信息的容量日益增加，影响可重构系统芯片的设计与芯片的计算性能。在大规模可重构计算阵列的计算密集型应用中，可重构系统的配置信息较为庞大，传统系统控制器仅依靠单一计算阵列控制器来负责整个系统的可重构计算阵列配置信息的解析与配置，使得控制器负担较重，造成可重构系统芯片运行速度慢、效率低，且控制器一般仅支持对连续地址数据经行读写单一数据流控制方式，灵活性较差。
技术实现思路
本专利技术所要解决的技术问题是提供一种可重构系统的局部重构控制器，用以增加可重构系统的控制效率及其配置信息的灵活性，提高可重构系统的计算性能。为了解决上述问题，本专利技术公开了一种可重构系统的局部重构控制器，其包括:多个可重构计算阵列块控制器和与之配套的块数据流图配置信息。整个可重构系统可被拆分为多个可重构阵列块和块控制单元，其中每个可重构阵列块中包含若干计算阵列行，所有计算阵列行都具有若干个端口用于读写数据，每个块控制单元中包含一个计算阵列块控制器，用于接收并解析与之配套的块数据流图配置信息，每个块数据流图配置信息中包含若干个配置包和配置组，其中配置包和可重构阵列块中每行的行号所对应，用于索引配置组，配置组中包含可重构阵列块中每行的具体配置信息。并增加了多种数据流控制方式，支持多数据多地址间隔输入与输出。每个块控制单元控制一个可重构计算阵列块。所述可重构计算阵列块控制器:负责可重构阵列计算资源的控制流配置信息的解析，并根据时序配置信息控制该部分计算资源的启动与结束。多个可重构计算阵列块控制器共同控制整个可重构计算阵列的数据流向。所述的块数据流图配置信息:所有块数据流图配置信息都来源于可重构系统的配置信息，包括配置包和配置组，配置包和可重构阵列块中每行计算阵列的行号所对应，用于索引配置组，配置组包含所有计算阵列行的启动时间、每个端口读写数据的来源、每个端口读写数据个数、每个端口读写数据间隔、每个端口读写数据地址个数、每个端口读写数据地址间隔、该部分可重构阵列块数据流图的循环次数。所述的可重构系统的局部重构控制器:可重构系统中每个块控制单元的计算阵列块控制器解析该块所对应的数据流图配置信息，得到配置包和配置组信息；由配置包索引配置组，得到可重构阵列块中每行的数据配置信息，并以此控制可重构阵列块中每行计算资源的启动，根据每个端口读数据的来源、读数据的个数、读数据的间隔、读数据的地址、读地址的间隔依次读取数据进入计算阵列进行计算，运算的结果根据每个端口写数据的去向、写数据的个数、写数据的间隔、写数据的地址、写地址的间隔依次写出计算阵列。同时根据解析的控制流配置信息决定该部分计算资源所对应的数据流图的循环次数和计算过程的结束。本专利技术的优点及有益效果: (I)本专利技术的可重构系统的局部重构控制器，在传统的可重构系统的控制结构和配置方法的基础上，把整个可重构系统拆分为多个可重构阵列块和块控制单元，每个块控制单元中的可重构阵列块控制器通过解析与之配套的块数据流图配置信息去控制其对应的可重构阵列块，从而避免整个可重构系统依靠单一的可重构阵列控制器去解析数据流图配置信息和控制整个可重构计算阵列造成计算效率低下，系统工作速率较慢。(2)本专利技术的可重构系统的局部重构控制器，在传统的可重构系统的控制结构和配置方法的基础上，把整个可重构系统拆分为多个可重构阵列块和块控制单元，并在块控制单元中加入了多种数据流图控制信息，支持多数据多地址间隔输入与输出，较传统的仅支持多数据多地址连续输入与输出而言更加灵活。并且在每个块控制单元中的可重构计算阵列块控制器能根据块数据流图配置信息解析出配置包和配置组，配置包对应可重构阵列块中每行的行号用于索引配置组，配置组包含可重构阵列块中所有计算阵列行的启动时间、每个端口读写数据的来源、每个端口读写数据个数、每个端口读写数据间隔、每个端口读写数据地址个数、每个端口读写数据地址间隔、对应可重构阵列数据流图的循环次数。且因为支持数据流图的循环，故可以在一定程度上减少配置存储空间，从而大大增加了可重构系统的控制灵活性，提高可重构系统系能。本专利技术的可重构系统控制器结构及其配置方法，以分组密码算法的实现为例，可以使配置时间缩短82%，可重构系统性能提升25%。【附图说明】附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本人专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中: 图1为本专利技术的一种可重构系统的局部重构控制器示意图。图2为本专利技术的一种可重构系统的局部重构控制器的工作流程图。图3为本专利技术的一种可重构系统控制结构中的数据流图配置信息的结构示意图。图3 (a)为块控制系统中总的数据流图结构示意图；图3 (b)为块数据流图中配置组的结构示意图。图4为本专利技术的一种可重构系统控制结构的微处理器应用连接图。【具体实施方式】以下结合附图对本专利技术的缓存结构及管理方法实施例进行说明，应当理解，此处所描述的控制结构及管理方法实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。图1为本专利技术的一种可重构系统的结构示意图，包括可重构系统配置信息、可重构阵列块、块控制单元和块数据流图配置信息。其中可重构系统配置信息为可重构系统解析器解析片外存储设备中特定算法后得到的关于可重构系统如何运作的详细信息，包括M组块控制单元中数据流图的配置信息和每个块控制单元的索引编号，其中可重构系统解析器并未在图中画出。每个可重构阵列块中包含N (N>=1)行计算阵列行，每行计算阵列行都具有k (k>=l)个端口用于读写数据，每个块控制单元中包含一个计算阵列块控制器用于接收并解析块数据流图配置信息，块数据流图配置信息中包含配置包和配置组信息。配置包和可重构阵列块中每行的行号所对应用于索引配置组，配置组中包含可重构阵列块中每行的具体配置信息。计算阵列块控制器根据配置组信息控制N行计算阵列模块的启动时间、每个端口读写数据的来源、每个端口读写数据个数、每个端口读写数据间隔、每个端口读写数据地址个数、每个端口读写数据地址间隔、对应可重构阵列块数据流图的循环次数。每个可重构阵列块和块控制单元、块数据流图配置信息具当前第1页1 2 本文档来自技高网...

【技术保护点】
一种可重构系统的局部重构控制器，其特征在于，包括：多个可重构计算阵列块控制器和与之配套的块数据流图配置信息；把整个可重构计算阵列、整个可重构计算阵列的控制单元拆分为多个较小的可重构阵列块和块控制单元，其中每个可重构阵列块中包含若干计算阵列行，每个计算阵列行都包含若干个端口用于读写数据，每个块控制单元中包含一个计算阵列块控制器，用于接收并解析与之相对的块数据流图配置信息；所述块数据流图配置信息中包含配置包和配置组，其中配置包用于索引配置组，配置包和可重构阵列块中每行的行号所对应；配置组中包含可重构阵列块中每行具体的配置信息；并且每个块控制单元中增加了多种数据流控制方式，支持多数据多地址间隔输入与输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：曹鹏，申艾麟，杨锦江，胡建兵，刘波，杨军，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32