用于在低温下沉积SiN的Si前体制造技术

本发明专利技术的名称是用于在低温下沉积SiN的Si前体。提供用于通过原子层沉积(ALD)来沉积氮化硅膜的方法和前体。在一些实施方式中，硅前体包含碘配体。当沉积到如FinFET或其它类型的多栅极FET的三维结构上时，氮化硅膜在竖直与水平部分上均具有相对均匀的蚀刻速率。在一些实施方式中，本公开的各种氮化硅膜的蚀刻速率小于使用稀HF(0.5％)的热氧化物移除速率的一半。

Si Precursor for Deposition of SiN at Low Temperature

The name of the present invention is a Si precursor for depositing SiN at low temperature. Methods and precursors for deposition of silicon nitride films by atomic layer deposition (ALD) are provided. In some embodiments, silicon precursors contain iodine ligands. When deposited on three-dimensional structures such as FinFET or other types of multi-gate FETs, the etching rates of silicon nitride films on both vertical and horizontal parts are relatively uniform. In some embodiments, the etching rates of various silicon nitride films disclosed in this disclosure are less than half of the removal rates of thermal oxides using dilute HF (0.5%).

【技术实现步骤摘要】
用于在低温下沉积SiN的Si前体本申请是申请日为2014年3月13日、申请号为201410092569.5、题为“用于在低温下沉积SiN的Si前体”的专利申请的分案申请。
本专利技术一般地涉及半导体器件制造的领域，并且更具体地说，涉及氮化硅膜的低温沉积和用于沉积氮化硅膜的前体。
技术介绍
隔片在半导体制造中广泛用作针对后续加工步骤进行保护的结构。举例来说，在栅电极旁边形成的氮化物隔片可以在掺杂或植入步骤期间用作保护下方源极/汲极区域的遮罩。随着半导体器件的物理几何结构缩小，栅电极隔片变得越来越小。隔片宽度受到可以在致密栅电极线上方保形沉积的氮化物厚度的限制。因此，氮化物隔片蚀刻工艺优选地具有高的隔片宽度与所沉积氮化物层厚度的比值。当沉积在三维结构如沟槽结构上时，当前PEALD氮化硅工艺一般遭受到各向异性蚀刻特性。换句话说，在沟槽或翅片或另一种三维特征的侧壁上沉积的膜显示与在所述特征顶部区上的膜相比较差的膜特性。膜质量对于沟槽顶部上或在结构化晶片的平坦区上的目标应用来说是足够的，但在侧壁或其它非水平或竖直表面上不够。图1A和1B图解氮化硅膜的一个典型实例，其可以用于隔片应用。除描述于本本文档来自技高网...

【技术保护点】
1.一种在反应空间中的基板上的三维特征上沉积氮化硅薄膜的方法，包括：(a)将包括碘的气相硅反应物引入所述反应空间中，使得硅前体吸附到所述基板的表面上；(b)移除过量硅反应物和反应副产物；(c)使所吸附的硅前体与由来自氮前体的等离子体所产生的反应性物质接触；(d)移除过量反应性物质和反应副产物；其中重复步骤(a)到(d)，直到在所述三维特征上形成期望厚度的氮化硅膜。

【技术特征摘要】
2013.03.14 US 13/830,0841.一种在反应空间中的基板上的三维特征上沉积氮化硅薄膜的方法，包括：(a)将包括碘的气相硅反应物引入所述反应空间中，使得硅前体吸附到所述基板的表面上；(b)移除过量硅反应物和反应副产物；(c)使所吸附的硅前体与由来自氮前体的等离子体所产生的反应性物质接触；(d)移除过量反应性物质和反应副产物；其中重复步骤(a)到(d)，直到在所述三维特征上形成期望厚度的氮化硅膜。2.根据权利要求1所述的方法，其中所述硅反应物所包含的前体具有如下式(1)到(4)中的一个中的化学式：(1)H2n+2-y-zSinXyAz，其中n＝1-10，y＝1或1以上并且至多2n+2-z，z＝0或0以上并且至多2n+2-y，X是I，并且A是除X之外的卤素；(2)H2n+2-y-zSinXyAz，其中所述式(2)化合物是环状化合物，n＝3-10，y＝1或1以上并且至多2n-z，z＝0或0以上并且至多2n-y，X是I，并且A是除X之外的卤素；(3)H2n-y-zSinIyAz，其中所述式(4)化合物是环状化合物，n＝3-10，y＝1或1以上并且至多2n-z，z＝0或0以上并且至多2n-y，并且A是除I之外的卤素；(4)H2n+2-ySinIy，其中n＝1-5，y＝1或1以上并且至多2n+2。3.根据权利要求1所述的方法，其中所述反应性物质包含氢气、氢原子、氢等离子体、氢自由基、N*、NH*或NH2*自由基。4.根据权利要求1所述的方法，其中所述反应性物质直接在所述基板上方产生。5.根据权利要求1所述的方法，其中所述反应性物质远离所述基板产生。6.根据权利要求5所述的方法，其中远程等离子体发生器用于产生所述反应性物质。7.根据权利要求1所述的方法，其中所述硅反应物选自由以下组成的组：HSiI3、H2SiI2、H3SiI、H2Si2I4、H4Si2I2和H5Si2I。8.根据权利要求7所述的方法，其中所述硅反应物是H2SiI2。9.根据权利要求1所述的方法，其中所述方法在介于100℃与450℃之间的温度下进行。10.根据权利要求1所述的方法，其中所述氮前体选自由以下组成的组：NH3、N2H4、N2/H2混合物、N2和其任何混合物。11.根据权利要求1所述的方法，其中所述氮化硅薄膜展现至少80％的阶梯覆盖率和图案负载效应。12.根据权利要求1所述的方法，其中在0.5％HF水溶液中所述氮化硅薄膜的蚀刻速率小于在0.5％HF水溶液中热氧化硅的蚀刻速率的一半。13.根据权利要求1所述的方法，其中在0.5％HF水溶液中，所述氮化硅薄膜的蚀刻速率小于4nm/min。14.根据权利要求1所述的方法，其中所述氮化硅薄膜在形成FinFET期间沉积。15.根据权利要求1所述的方法，其中所述所吸附的硅前体不与由来自Ar的等离子体所产生的反应性物质接触。16.根据权利要求1所述的方法，其中所述反应空间是喷头反应器的一部分并且包含喷头和基座。17.根据权利要求16所述的方法，其中在所述喷头与基座之间存在0.5cm到5cm的间隙。18.一种沉积氮化硅薄膜的方法，包括：(a)将具有至少一个三维特征的基板加载到反应空间中；(b)将包括碘的含硅前体引入所述反应空间中，使得所述硅前体吸附到所述基板的表面上；(c)吹扫所述反应空间的过量含硅前体和反应副产物；(d)将由来自氮前体的等离子体产生的反应性物质引入所述反应空间中；(e)吹扫所述反应空间的过量氮前体和反应副产物；和重复步骤(b)到(e)以在至少一个三维特征上形成氮化硅薄膜。19.根据权利要求18所述的方法，其中所述氮化硅薄膜的阶梯覆盖率超过80％。20.根据权利要求18所述的方法，其中所述含硅前体具有如在下列通式(9)到(18)中的一个中的化学式：(9)H2n+2-y-z-wSinXyAzRw，其中n＝1-10，y＝1或1以上并且至多2n+2-z-w，z＝0或0以上并且至多2n+2-y-w，w＝0或0以上并且至多2n+2-y-z，X是I，A是除X之外的卤素，R是有机配体并且可以独立地选自由以下组成的组：醇盐、烷基硅烷基、烷基、被取代的烷基、烷基胺和不饱和烃；(10)H2n-y-z-wSinXyAzRw，其中n＝3-10，y＝1或1以上并且至多2n-z-w，z＝0或0以上并且至多2n-y-w，w＝0或0以上并且至多2n-y-z，X是I，A是除X之外的卤素，R是有机配体并且可以独立地选自由以下组成的组：醇盐、烷基硅烷基、烷基、被取代的烷基、烷基胺和不饱和烃；(11)H2n+2-y-z-wSinIyAzRw，其中n＝1-10，y＝1或1以上并且至多2n+2-z-w，z＝0或0以上并且至多2n+2-y-w，w＝0或0以上并且至多2n+2-y-z，A是除I之外的卤素，R是有机配体并且可以独立地选自由以下组成的组：醇盐、烷基硅烷基、烷基、被取代的烷基、烷基胺和不饱和烃；(12)H2n-y-z-wSinIyAzRw，其中n＝3-10，y＝1或1以上并且至多2n-z-w，z＝0或0以上并且至多2n-y-w，w＝0或0以上并且至多2n-y-z，A是除I之外的卤素，R是有机配体并...

【专利技术属性】
技术研发人员：A·J·尼斯卡宁，S·陈，V·波雷，
申请(专利权)人：ASMIP控股有限公司，
类型：发明
国别省市：荷兰,NL