页缓冲器、感测存储单元的方法以及非易失性存储器件技术

页缓冲器包括第一预充电电路、第二预充电电路和读出放大电路。第一预充电电路包括用于对连接到非易失性存储单元的位线预充电的第一路径。第二预充电电路包括用于对连接到位线的感测节点预充电的第二路径。第二路径与第一路径电分离。感测节点用于检测非易失性存储单元的状态。读出放大电路连接到感测节点和第二预充电电路，并且存储表示非易失性存储单元的状态的状态信息。第二预充电电路被配置为对感测节点执行第一预充电操作，并且被配置为基于第一预充电操作之后非易失性存储单元的状态来选择性地对感测节点执行第二预充电操作。

【技术实现步骤摘要】
页缓冲器、感测存储单元的方法以及非易失性存储器件相关申请的交叉引用本申请要求2017年7月11日在韩国知识产权局(KIPO)递交的韩国专利申请No.10-2017-0088062的优先权，其全部公开内容通过引用合并于此。
本专利技术构思的示例性实施例大体上涉及半导体集成电路，更具体地，涉及页缓冲器、使用页缓冲器感测存储单元的方法以及包括页缓冲器的非易失性存储器件。
技术介绍
半导体存储器件可以粗略地划分成两类，这取决于它们在断电时是否保留存储的数据。这两类是：易失性存储器件和非易失性存储器件，易失性存储器件在断电时丢失存储的数据，非易失性存储器件在断电时保留存储的数据。非易失性存储器件包括页缓冲器，该页缓冲器包括用于确定其中的存储单元的状态(例如，存储在存储单元中的数据)的感测节点。例如，可以通过检测流过感测节点的电流来确定存储单元的状态。随着非易失性存储器件的集成度增加，相邻感测节点之间的干扰以及感测误差可能变得更大。
技术实现思路
根据本专利技术构思的示例性实施例，页缓冲器包括第一预充电电路、第二预充电电路和读出放大电路。第一预充电电路包括用于对连接到非易失性存储单元的位线预充电的第一路径。第二预充电电路包括用于对连接到位线的感测节点预充电的第二路径。第二路径与第一路径电分离。感测节点用于检测非易失性存储单元的状态。读出放大电路连接到感测节点和第二预充电电路，并且存储表示非易失性存储单元的状态的状态信息。第二预充电电路被配置为对感测节点执行第一预充电操作，并且被配置为基于第一预充电操作之后非易失性存储单元的状态来选择性地对感测节点执行第二预充电操作。根据本专利技术构思的示例性实施例，非易失性存储器件包括存储单元阵列和页缓冲器电路。存储单元阵列包括连接到多个位线和多个字线的多个非易失性存储单元。页缓冲器电路包括连接到多个位线的多个页缓冲器。多个页缓冲器中的第一页缓冲器包括第一预充电电路、第二预充电电路和读出放大电路。第一预充电电路包括用于对连接到多个非易失性存储单元中的第一非易失性存储单元的多个位线中的第一位线预充电的第一路径。第二预充电电路包括用于对连接到第一位线的感测节点预充电的第二路径。第二路径与第一路径电分离。感测节点用于检测第一非易失性存储单元的状态。读出放大电路连接到感测节点和第二预充电电路，并且存储表示第一非易失性存储单元的状态的状态信息。第二预充电电路被配置为对感测节点执行第一预充电操作，并且被配置为基于第一预充电操作之后第一非易失性存储单元的状态选择性地对感测节点执行第二预充电操作。根据本专利技术构思的示例性实施例，在使用页缓冲器感测非易失性存储单元的方法中，页缓冲器通过位线连接到非易失性存储单元，并且包括第一路径、第二路径和感测节点。第一路径和第二路径彼此电分离。感测节点连接到位线并用于检测非易失性存储单元的状态。通过第一路径对位线执行位线预充电操作。通过第二路径对感测节点执行第一预充电操作。执行用于改变感测节点处的电压的第一建立操作。执行用于存储第一建立操作的结果的第一存储操作。通过第二路径基于非易失性存储单元的状态选择性地对感测节点执行第二预充电操作。基于非易失性存储单元的状态选择性地执行用于改变感测节点处的电压的第二建立操作。检测感测节点处的电压。附图说明通过参考附图详细描述本专利技术构思的示例性实施例，本专利技术构思的以上和其他特征将被更清楚地理解。图1是示出了根据本专利技术构思的示例性实施例的页缓冲器的框图。图2是示出了根据本专利技术构思的示例性实施例的图1的页缓冲器的电路图。图3是用于描述根据本专利技术构思的示例性实施例的图2的页缓冲器的操作的时序图。图4和图5是示出了根据本专利技术构思的示例性实施例的图1的页缓冲器的电路图。图6是用于描述根据本专利技术构思的示例性实施例的图5的页缓冲器的操作的时序图。图7是示出了根据本专利技术构思的示例性实施例的图1的页缓冲器的电路图。图8是示出了根据本专利技术构思的示例性实施例的使用页缓冲器来感测存储单元的方法的流程图。图9是示出了根据本专利技术构思的示例性实施例的包括非易失性存储器件的存储系统的框图。图10是示出了根据本专利技术构思的示例性实施例的图9的非易失性存储器件的框图。图11A和图11B是示出了根据本专利技术构思的示例性实施例的包括在非易失性存储器件中的存储单元阵列的图。图12是示出了根据本专利技术构思的示例性实施例的固态盘或固态驱动器(SSD)的框图。具体实施方式本专利技术构思的示例性实施例提供了能够高效地确定存储单元的状态的页缓冲器。本专利技术构思的示例性实施例提供了包括页缓冲器在内的非易失性存储器件。本专利技术构思的示例性实施例提供了一种使用页缓冲器来感测存储单元的方法。以下将参考附图更全面地描述本专利技术构思的示例性实施例。贯穿全申请，相似的附图标记可以表示相似的元件。图1是示出了根据本专利技术构思的示例性实施例的页缓冲器的框图。参考图1，页缓冲器500包括第一预充电电路510、第二预充电电路520和读出放大电路530。页缓冲器500还可以包括感测节点SN、感测电容器SC和开关SS。页缓冲器500连接到非易失性存储单元NVMC。例如，页缓冲器500可以通过位线BL电连接到非易失性存储单元NVMC。非易失性存储单元NVMC也可以连接到字线WL和公共源极线CSL。页缓冲器500可以通过感测流过非易失性存储单元NVMC并根据非易失性存储单元NVMC的状态而改变的电流来检测或确定非易失性存储单元NVMC的状态(例如，存储在非易失性存储单元NVMC中的数据)。例如，可以由感测节点SN感测电流。根据包括非易失性存储单元NVMC的非易失性存储器件的操作模式，页缓冲器500可以作为写入驱动器或读出放大器操作。第一预充电电路510连接到位线BL以对位线BL预充电。第一预充电电路510包括用于对位线BL预充电的第一路径。第一预充电电路510可以响应于位线预充电控制信号BLC和位线选择信号BLS而操作。第二预充电电路520连接到感测节点SN以对感测节点SN预充电。感测节点SN连接到位线BL并用于检测非易失性存储单元NVMC的状态。第二预充电电路520包括用于对感测节点SN预充电的第二路径。第二预充电电路520可以响应于第一预充电控制信号LD和第二预充电控制信号SU而操作。读出放大电路530连接到感测节点SN和第二预充电电路520。读出放大电路530存储表示非易失性存储单元NVMC的状态的状态信息。读出放大电路530可以响应于复位信号RST和设置信号ST而操作。感测电容器SC可以连接在感测节点SN和接地电压之间。开关SS可以响应于第一控制信号CLB而选择性地将位线BL和感测节点SN相连。在根据本专利技术构思的示例性实施例的页缓冲器500中，用于对感测节点SN预充电的第二路径与用于对位线BL预充电的第一路径电分离。因此，页缓冲器500可以分开地、个别地并且独立地执行用于位线BL的预充电操作和用于感测节点SN的预充电操作。例如，每当页缓冲器500检测或确定非易失性存储单元NVMC的状态时，第一预充电电路510可以对位线BL执行一次位线预充电操作，并且第二预充电电路520可以对感测节点SN执行第一预充电操作，并且可以基于第一预充电操作之后非易失性存储单元NVMC的状态选择性地对感测节点SN执行第二预充电操作。换句话说，无论本文档来自技高网...

【技术保护点】
1.一种页缓冲器，包括：第一预充电电路，包括用于对连接到非易失性存储单元的位线预充电的第一路径；第二预充电电路，包括用于对连接到所述位线的感测节点预充电的第二路径，其中所述第二路径与所述第一路径电分离，并且所述感测节点用于检测所述非易失性存储单元的状态；读出放大电路，连接到所述感测节点和所述第二预充电电路，并且被配置为存储表示所述非易失性存储单元的状态的状态信息，其中，所述第二预充电电路被配置为对所述感测节点执行第一预充电操作，并且被配置为基于所述第一预充电操作之后所述非易失性存储单元的状态来选择性地对所述感测节点执行第二预充电操作。

【技术特征摘要】
2017.07.11 KR 10-2017-00880621.一种页缓冲器，包括：第一预充电电路，包括用于对连接到非易失性存储单元的位线预充电的第一路径；第二预充电电路，包括用于对连接到所述位线的感测节点预充电的第二路径，其中所述第二路径与所述第一路径电分离，并且所述感测节点用于检测所述非易失性存储单元的状态；读出放大电路，连接到所述感测节点和所述第二预充电电路，并且被配置为存储表示所述非易失性存储单元的状态的状态信息，其中，所述第二预充电电路被配置为对所述感测节点执行第一预充电操作，并且被配置为基于所述第一预充电操作之后所述非易失性存储单元的状态来选择性地对所述感测节点执行第二预充电操作。2.根据权利要求1所述的页缓冲器，其中，当所述非易失性存储单元具有小于参考电流的电流流过所述非易失性存储单元的第一状态时，执行所述第二预充电操作，以及当所述非易失性存储单元具有大于或等于所述参考电流的电流流过所述非易失性存储单元的第二状态时，不执行所述第二预充电操作。3.根据权利要求2所述的页缓冲器，其中，在执行对所述位线的位线预充电操作和对所述感测节点的第一预充电操作之后执行用于改变所述感测节点处的电压的第一建立操作和用于将所述第一建立操作的结果存储到所述读出放大电路中的第一存储操作。4.根据权利要求3所述的页缓冲器，其中，当所述非易失性存储单元具有所述第一状态时，在执行对所述感测节点的第二预充电操作之后执行用于改变所述感测节点处的电压的第二建立操作和用于将所述第二建立操作的结果存储到所述读出放大电路中的第二存储操作。5.根据权利要求2所述的页缓冲器，其中，所述非易失性存储单元包括电荷存储层，当存储在所述电荷存储层中的电荷的数量大于参考数量时，所述非易失性存储单元具有所述第一状态，以及当存储在所述电荷存储层中的电荷的数量小于或等于所述参考数量时，所述非易失性存储单元具有所述第二状态。6.根据权利要求1所述的页缓冲器，其中，所述第二预充电电路包括：第一晶体管，连接在电源电压和第一节点之间，并且包括被配置为接收第一预充电控制信号的栅极；第二晶体管，连接在所述第一节点和所述感测节点之间，并且包括被配置为接收第二预充电控制信号的栅极；以及第三晶体管，连接在所述电源电压和所述第一节点之间，并且包括连接到所述读出放大电路的栅极。7.根据权利要求6所述的页缓冲器，其中，所述第一预充电电路包括：第四晶体管，连接在所述电源电压和第二节点之间，并且包括被配置为接收位线预充电控制信号的栅极；以及第五晶体管，连接在所述位线和所述第二节点之间，并且包括被配置为接收位线选择信号的栅极。8.根据权利要求7所述的页缓冲器，还包括：第六晶体管，连接在所述第二节点和所述感测节点之间，并且包括被配置为接收第一控制信号的栅极。9.根据权利要求7所述的页缓冲器，其中，所述第一预充电电路还包括：第六晶体管，连接在所述电源电压和第四晶体管之间，并且包括被配置为接收所述第一预充电控制信号的栅极；以及第七晶体管，连接在所述电源电压和所述第四晶体管之间，并且包括连接到所述读出放大电路的栅极。10.根据权利要求9所述的页缓冲器，其中，所述第三晶体管的栅极和所述第七晶体管的栅极彼此连接。11.根据权利要求6所述的页缓冲器，其中，所述读出放大电路包括：第一反相器，包括连接到第一锁存节点的输入端子和连接到第二锁存节点的输出端子；第二反相器，包括连接到所述第二锁存节点的输入端子和连接到所述第一锁存节点的输出端子；第四晶体管，连接在所述第一锁存节点和第三节点之间，并且包括被配置为接收复位信号的栅极；第五晶体管，连接在所述第二锁存...

【专利技术属性】
技术研发人员：李泰润，金埰勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR