半导体器件制造技术

一种半导体器件包括：反相电路，其适用于响应于反相信号来将第一数据时钟反相；第一相位检测单元，其适用于将从反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；第二相位检测单元，其适用于将第二数据时钟的相位与系统时钟的相位进行比较，并产生第二检测结果；反相信号发生单元，其适用于产生在第一检测结果和第二检测结果彼此不同时被使能的反相信号；第一传送单元，其适用于传送第一检测结果；以及第二传送单元，其适用于传送第二检测结果。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2017年7月11日提交的申请号为10-2017-0087766的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
本专利技术的示例性实施例涉及一种半导体器件。
技术介绍
存储器件是用于储存数据的一种半导体器件。当诸如存储器控制单元(MCU)的数据处理设备请求检索或储存数据时，存储器件输出与从存储器控制单元输入的地址相对应的数据，或者将从存储器控制单元接收到的数据储存在与该地址相对应的位置。为此，最近开发的以高操作速率操作的存储器件被设计为在从外部施加的系统时钟的上升沿和下降沿处输入/输出两个数据段，并且还在下一个上升沿和下降沿处输入/输出另外两个数据段。简言之，最先进的存储器件被设计为在系统时钟的一个周期内输入/输出四个数据段。然而，由于系统时钟可以仅表示两种状态(即逻辑高电平和逻辑低电平)，所以需要具有系统时钟的频率的两倍快的数据时钟，以便在一个周期期间输入/输出四个数据段。简言之，需要专用于数据输入/输出的时钟。因此，以高操作速率操作的存储器件可以通过在传送/接收地址和/或命令时使用系统时钟作为参考时钟而在传送/接收数据时使用数据时钟作为参考时钟来控制数据时钟具有系统时钟两倍快的频率。换言之，通过在系统时钟的一个周期期间重复数据时钟两个周期并且控制数据的输入/输出发生在数据时钟的上升沿和下降沿处，在系统时钟的一个周期期间输入/输出四个数据段。与使用一个系统时钟作为参考时钟来执行读取操作或写入操作的典型的DDR同步存储器件不同，以高操作速率操作的存储器件可以通过使用具有不同频率的两个时钟执行读取操作或写入操作来传送/接收数据。然而，如果系统时钟的相位和数据时钟的相位彼此不对齐，则用于传送操作命令和地址的参考不可能与用于传送数据的参考对齐，这可能意味着以高操作速率操作的存储器件没有正确地操作。因此，为了使以高操作速率操作的存储器件正确地执行操作，在存储器件与其存储器控制单元之间的接口训练必须在操作的初始阶段执行。这里，接口训练包括在存储器件与存储器控制单元之间执行正常操作之前优化用于传送命令、地址和数据的接口。接口训练可以被划分为地址训练、时钟对齐训练(WCK2CK训练)、读取训练和写入训练。其中，在时钟对齐训练(WCK2CK训练)期间，数据时钟和系统时钟彼此对齐。
技术实现思路
本专利技术的实施例涉及一种用于在将半导体器件中的数据时钟与系统时钟对齐的过程中减轻存储器控制单元的负担的技术。根据本专利技术的一个实施例，一种半导体器件包括：反相电路，其适用于响应于反相信号来将第一数据时钟反相；第一相位检测单元，其适用于将从反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；第二相位检测单元，其适用于将第二数据时钟的相位与系统时钟的相位进行比较，并产生第二检测结果；反相信号发生单元，其适用于产生在第一检测结果和第二检测结果彼此不同时被使能的反相信号；第一传送单元，其适用于传送第一检测结果；以及第二传送单元，其适用于传送第二检测结果。该半导体器件还可以包括：系统时钟接收单元，其适用于接收从存储器控制器传送的系统时钟；第一数据时钟接收单元，其适用于接收从存储器控制器传送的第一数据时钟；以及第二数据时钟接收单元，其适用于接收从存储器控制器传送的第二数据时钟。从反相电路传送的第一数据时钟和由第二数据时钟接收单元接收到的第二数据时钟可以用于半导体器件的数据传送和数据接收中的至少一个。第一相位检测单元可以适用于在系统时钟的上升沿处检测从反相电路传送的第一数据时钟的逻辑电平并产生第一检测结果，以及第二相位检测单元可以适用于在系统时钟的上升沿处检测第二数据时钟的逻辑电平并产生第二检测结果。在用于控制系统时钟的相位、第一数据时钟的相位和第二数据时钟的相位的训练操作期间，反相信号发生单元可以在第一相位检测单元和第二相位检测单元被使能之后被使能，以及第一传送单元和第二传送单元可以在反相信号发生单元被使能之后被使能。当在反相信号发生单元被使能之后确定反相信号的逻辑电平时，反相信号的逻辑电平可以被固定。根据本专利技术的另一个实施例，一种半导体器件包括：第一反相电路，其适用于响应于第一反相信号来将第一数据时钟反相；第二反相电路，其适用于响应于第二反相信号来将第二数据时钟反相；第一相位检测单元，其适用于将从第一反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；第二相位检测单元，其适用于将从第二反相电路传送的第二数据时钟的相位与系统时钟的相位进行比较，并产生第二检测结果；反相信号发生单元，其适用于基于第一检测结果和第二检测结果来产生第一反相信号和第二反相信号；第一传送单元，其适用于传送第一检测结果；以及第二传送单元，其适用于传送第二检测结果。该半导体器件还可以包括：系统时钟接收单元，其适用于接收从存储器控制器传送的系统时钟；第一数据时钟接收单元，其适用于接收从存储器控制器传送的第一数据时钟；以及第二数据时钟接收单元，其适用于接收从存储器控制器传送的第二数据时钟。从第一反相电路传送的第一数据时钟和从第二反相电路传送的第二数据时钟可以用于半导体器件的数据传送和数据接收中的至少一个。当第一检测结果和第二检测结果彼此不同时，反相信号发生单元可以适用于使能第一反相信号和第二反相信号中的任意一个。反相信号发生单元可以适用于在第一检测结果处于第一逻辑电平时使能第一反相信号，并且适用于在当第一检测结果处于第二逻辑电平时禁止第一反相信号，以及反相信号发生单元可以适用于在第二检测结果处于第一逻辑电平时使能第二反相信号，并且适用于在第二检测结果处于第二逻辑电平时禁止第二反相信号。第一相位检测单元可以适用于在系统时钟的上升沿处检测从第一反相电路传送的第一数据时钟的逻辑电平并产生第一检测结果，以及第二相位检测单元可以适用于在系统时钟的上升沿处检测从第二反相电路传送的第二数据时钟的逻辑电平并产生第二检测结果。在用于控制系统时钟的相位、第一数据时钟的相位和第二数据时钟的相位的训练操作期间，反相信号发生单元可以在第一相位检测单元和第二相位检测单元被使能之后被使能，以及第一传送单元和第二传送单元可以在反相信号产生单元被使能之后被使能。当在反相信号发生单元被使能之后确定第一反相信号的逻辑电平和第二反相信号的逻辑电平时，第一反相信号的逻辑电平和第二反相信号的逻辑电平可以被固定。附图说明图1是示出根据本专利技术的一个实施例的存储器件的示意图。图2是示出根据本专利技术的另一个实施例的存储器件的示意图。图3是示出根据一个实施例的图2中所示的存储器件的时钟对齐训练操作的波形图。图4是示出根据本专利技术的又一个实施例的存储器件的示意图。图5是示出图4中所示的存储器件的时钟对齐训练操作的波形图。具体实施方式下面将参照附图更详细地描述本专利技术的示例性实施例。然而，本专利技术可以以不同的形式来实施，并且不应该被解释为限于本文所阐述的实施例。确切地说，提供这些实施例使得本公开将是彻底和完整的，并且将本专利技术的范围充分地传达给本领域技术人员。贯穿本公开，在本专利技术的各个附图和实施例中，相同的附图标记指代相同的部分。应该理解的是，尽管本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语限制。本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：反相电路，其适用于响应于反相信号来将第一数据时钟反相；第一相位检测单元，其适用于将从反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；第二相位检测单元，其适用于将第二数据时钟的相位与系统时钟的相位进行比较，并产生第二检测结果；反相信号发生单元，其适用于产生在第一检测结果和第二检测结果彼此不同时被使能的反相信号；第一传送单元，其适用于传送第一检测结果；以及第二传送单元，其适用于传送第二检测结果。

【技术特征摘要】
2017.07.11 KR 10-2017-00877661.一种半导体器件，包括：反相电路，其适用于响应于反相信号来将第一数据时钟反相；第一相位检测单元，其适用于将从反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；第二相位检测单元，其适用于将第二数据时钟的相位与系统时钟的相位进行比较，并产生第二检测结果；反相信号发生单元，其适用于产生在第一检测结果和第二检测结果彼此不同时被使能的反相信号；第一传送单元，其适用于传送第一检测结果；以及第二传送单元，其适用于传送第二检测结果。2.根据权利要求1所述的半导体器件，还包括：系统时钟接收单元，其适用于接收从存储器控制器传送的系统时钟；第一数据时钟接收单元，其适用于接收从存储器控制器传送的第一数据时钟；以及第二数据时钟接收单元，其适用于接收从存储器控制器传送的第二数据时钟。3.根据权利要求2所述的半导体器件，其中，从反相电路传送的第一数据时钟和由第二数据时钟接收单元接收到的第二数据时钟用于半导体器件的数据传送和数据接收中的至少一个。4.根据权利要求1所述的半导体器件，其中，第一相位检测单元适用于在系统时钟的上升沿处检测从反相电路传送的第一数据时钟的逻辑电平，并产生第一检测结果，以及第二相位检测单元适用于在系统时钟的上升沿处检测第二数据时钟的逻辑电平，并产生第二检测结果。5.根据权利要求1所述的半导体器件，其中，在用于控制系统时钟的相位、第一数据时钟的相位和第二数据时钟的相位的训练操作期间，反相信号发生单元在第一相位检测单元和第二相位检测单元被使能之后被使能，以及第一传送单元和第二传送单元在反相信号发生单元被使能之后被使能。6.根据权利要求5所述的半导体器件，其中，当在反相信号发生单元被使能之后来确定反相信号的逻辑电平时，反相信号的逻辑电平被固定。7.一种半导体器件，包括：第一反相电路，其适用于响应于第一反相信号来将第一数据时钟反相；第二反相电路，其适用于响应于第二反相信号来将第二数据时钟反相；第一相位检测单元，其适用于将从第一反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；...

【专利技术属性】
技术研发人员：尹大镐，郑夏俊，洪基汶，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR