用于晶片允收测试的测试结构制造技术

本实用新型专利技术公开了用于晶片允收测试的测试结构，所述测试结构包括多个过孔、顶端金属层以及底端金属层，其中，多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链，过孔链中过孔的间距范围为0.1um‑10um；多个过孔包括多个子区间，各子区间内的过孔之间具有不同的间距；多个过孔组成过孔阵列，过孔阵列包括多个子区域，各子区域内的过孔之间具有不同的间距。该测试结构由多种间距过孔的排布，使得对不同间距大小敏感的异常都能捕捉到，从而在晶片允收测试中，在体现过孔链的阻值上，能够更为准确、有效地实现过孔工艺的监控。

【技术实现步骤摘要】
用于晶片允收测试的测试结构
本技术涉及集成电路测试
，特别涉及用于晶片允收测试的测试结构。
技术介绍
WAT（WaferAcceptanceTest，晶片允收测试）是集成电路制造过程中的重要环节，其对专门的测试结构（testkey）进行电参数的测试，通过电参数来监控各制造工艺是否正常和稳定。WAT的测试结构通过设置在晶片的切割道区域上，过孔链（Viachain）是一种典型的测试结构，其包括大量的过孔，这些过孔通过上层和下层的金属短线依次连接组成过孔链，测量过孔链的两端的阻值（Rc），通过过孔链阻值来监控过孔工艺是否正常和稳定。目前，过孔链的测试结构中的过孔呈规整排列，相邻的过孔之间的间距为固定的。然而，在晶片的不同区域上，器件的排布并不是完全相同的，在过孔链的设计中，对过孔间间距的要求很高，过大或过小的间距都会导致一些异常没有被捕捉到，从而无法体现在过孔链阻值的参数上，无法准确、有效地监控过孔工艺。
技术实现思路
有鉴于此，本技术的目的在于提供用于晶片允收测试的测试结构，提供能够更为准确、有效地监控过孔工艺的测试结构。为了实现上述目的，本技术有如下技术方案：用于晶片允收测试的测试结构，本文档来自技高网...

【技术保护点】
1.一种用于晶片允收测试的测试结构，其特征在于，所述测试结构包括多个过孔、顶端金属层以及底端金属层，其中，多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链，过孔链中过孔的间距范围为0.1um‑10um；多个过孔包括多个子区间，各子区间内的过孔之间具有不同的间距；多个过孔组成过孔阵列，过孔阵列包括多个子区域，各子区域内的过孔之间具有不同的间距。

【技术特征摘要】
1.一种用于晶片允收测试的测试结构，其特征在于，所述测试结构包括多个过孔、顶端金属层以及底端金属层，其中，多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链，过孔链中过孔的间距范围为0.1um-10um；多个过孔包括多个子区间，各子区间内的过孔之间具有不同的间距；多个过孔组成过孔阵列，过孔阵列包括多个子区域，各子区域内的过孔之间具有不同的间距。2.根据权利要求1所述用于晶片允收测试的测试结构，其特征在于，所述多个过孔呈行排布或列排布。3.根据权利要求1所述用于晶片允收测试的测试结构，其特征在于，所述多个...

【专利技术属性】
技术研发人员：赵峰，许秋林，
申请(专利权)人：紫光同芯微电子有限公司，
类型：新型
国别省市：北京,11